用以形成半导体装置的方法制造方法及图纸

用以形成半导体装置的方法包括在基板内形成沟槽开口，沉积第一介电层于基板内的第一沟槽开口的侧壁与底表面上方，以及沉积第一导电层于第一介电层上方。接着平坦化第一介电层与第一导电层，以暴露基板的平坦化顶表面以及第一沟槽开口中的第一导电层的平坦化顶表面。层间介电层沉积于基板的平坦化顶表面上方与第一导电层的平坦化表面上方。第一电性接触孔穿过层间介电层而形成，以提供电性连接至第一沟槽开口内的第一导电层。

【技术实现步骤摘要】
用以形成半导体装置的方法
本揭示是关于一种半导体装置的形成方法。
技术介绍
利用晶载电容器的半导体装置包括动态随机存取记忆体(DRAMs)、电压控制振荡器(VCOs)、锁相回路(PLL)、运算放大器(OP-AMPS)以及切换电容器(SCs)。这些晶载电容器还可以用于将数字集成电路与模拟集成电路(ICs)与在半导体装置其他组件中产生或传递的电子杂讯分离。集成电路的电容器结构已经从一开始的具有被介电质隔开的两个导电层的平行板电容器结构，演变成较复杂的电容器设计，以符合持续缩小的装置中的高电容值规格。这些较复杂的设计包括，举例而言，金属-氧化物-金属(metal-oxide-metal,MOM)电容器设计以及指叉型金属-氧化物-金属电容器结构。电容器被应用于DRAM装置，举例而言，包括基板上的堆迭电容器或沟槽电容器，而导电材料延伸跨过基板的表面及/或延伸进入多个沟槽。
技术实现思路
本揭示提供一种用以形成半导体装置的方法，此方法包含：沉积第一介电层于基板内的第一沟槽开口的侧壁上方与底表面上方；沉积第一导电层于第一介电层上方；平坦化第一介电层与第一导电层，以暴露基板的平坦化顶表面与第一沟槽开口中的第一导电层的平坦化顶表面；沉积层间介电层于基板的平坦化顶表面上方与第一导电层的平坦化表面上方；以及形成第一电性接触穿过层间介电层，以电性连接至第一沟槽开口内的第一导电层。附图说明当结合附图阅读时，自以下详细描述可以最佳地理解本揭示。要强调的是，根据一般实务，附图的各个特征不必然按照比例。相反地，为了清楚起见，各个特征的维度和空间关系可以任意地增大或缩小。相同的附图标记在整个说明书和附图中表示相同的特征。图1是根据一些实施方式的半导体装置的横截面图；图2A至图2M是根据一些实施方式的各种制造阶段的半导体装置的横截面图；图3是根据一些实施方式的形成半导体装置的方法的流程图；图4是根据一些实施方式的形成半导体装置的方法的流程图；图5是根据一些实施方式的形成半导体装置的方法的流程图。具体实施方式以下揭示提供多个不同实施方式或实施例，以实现所提供的申请标的不同特征。以下叙述部件、数值、操作、材料、排列或其类似的特定实施例，以简化本揭示。这些当然仅为实施例，并非用以作为限制。其他部件、数值、操作、材料、排列或其类似也被考虑。举例而言，在随后的叙述中，在第二特征上方或在第二特征上的第一特征的形成，可包括第一特征及第二特征形成为直接接触的实施方式，亦可包括有另一特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施方式。另外，本揭示可在各实施例中重复元件符号及/或字母。此重复为出于简化及清楚的目的，且本身不指示所论述的各实施方式及/或结构之间的关系。例示性实施方式的这些叙述旨在结合附图来阅读，附图被视为是整个说明书叙述的一部分。在本叙述中，空间相对用语应解释为参照接下来所论述的位向或所讨论的图示中所示，例如“下(lower)”、“上(upper)”、“水平horizontal)”、“垂直(vertical)”、“之上(above)”、“之下(below)”、“向上(up)”、“向下(down)”、“顶(top)”、“底(bottom)”和其衍生用语(例如“水平地(horizontally)”、“向下地(downwardly)”、“向上地(upwardly)”等)。这些相对用语是为了便于叙述，并不要求装置在特定位向被构造或操作。关于附着、耦合或其类似的用语，例如“连接”和“互连”，其中是指结构固定或直接地或通过另一结构间接地附着至另一者的关系，以及两者皆为可移动性或刚性的附着或关系，除非另有明确说明。在半导体装置的布局与制造中，例如DRAMs，所使用的设计规则持续地缩减装置维度，以符合高阶的装置密度与性能目标。成功地制造具有如此小维度与容忍度的装置，涉及相关制造操作中的精确控制。举例而言，形成多层沟槽电容器的方法包括：在沟槽内沉积交替式的导电层与介电层的多个步骤，接着是图案化、蚀刻或图案去除的重复循环，以产生所设计的电容器或电容器阵列。在不增加用于电容器结构的半导体基板的表面积的情况下，较深的沟槽有助于电容值密度的增加。图1是根据一些实施方式的半导体装置100的横截面图。半导体装置100包括基板102。第一沟槽电容器结构120位于基板102内。第二沟槽电容器结构120′位于基板102内。第一沟槽电容器结构120与第二沟槽电容器结构120′各包括成对的交替式的介电层与导电层。接触孔蚀刻停止层122(contactetchstoplayer,CESL)位于基板102的基本上平坦顶表面的上方。接触孔蚀刻停止层122延伸于第一沟槽电容器结构120与第二沟槽电容器结构120′的上方。层间介电层124(interlayerdielectric,ILD)位于接触孔蚀刻停止层的上方。接触插塞130、130′延伸通过层间介电层124与接触孔蚀刻停止层122，并电性连接至第一沟槽电容器结构120与第二沟槽电容器结构120′中的个别导电层。在一些实施方式中，其中一个接触插塞130′′电性连接至基板102，以便为半导体装置100提供接地接触。导电线138与接触插塞130电性连接，接触插塞130连接至第一沟槽电容器结构120或第二沟槽电容器结构120′。在一些实施方式中，导电线138是以互连结构共同电性连接。在一些实施方式中，第一沟槽电容器结构120与第二沟槽电容器结构120′是相同的。在一些实施方式中，基板102中的第一沟槽电容器结构120的深度与基板102中的第二沟槽电容器结构120′的深度是不相同的。在一些实施方式中，基板102中的第一沟槽电容器结构120的宽度与基板102中的第二沟槽电容器结构120′的宽度是不相同的。在一些实施方式中，基板102中的第一沟槽电容器结构120的成对介电层与导电层的数目与基板102中的第二沟槽电容器结构120′的成对介电层与导电层的数目是不相同的。在第一沟槽电容器结构120与第二沟槽电容器结构120′中，成对的介电层与导电层的尺寸和数量决定半导体装置100的电容值。此外，接触插塞130至第一沟槽电容器结构120与第二沟槽电容器结构120′的不同导电层的接触位置亦有助于决定半导体装置100的电容值。随着位于导电层之间，电性连接至接触插塞130的介电层数量的增加，半导体装置100的电容值也增加。举例而言，接触插塞130电性连接至第一沟槽电容器结构120内相邻的导电层，因此有一个位于这些导电层之间的介电层电性连接至接触插塞130。相反地，接触插塞130电性连接至第二沟槽电容器结构120′内位于中间的导电层与一个第二导电层，使得位于这些导电层之间的两个介电层电性连接至接触插塞130。因此，第二沟槽电容器结构120′的电容值是大于第一沟槽电容器结构120的电容值。通过决定第一沟槽电容器结构120与第二沟槽电容器结构120′的尺寸，意即深度和宽度、接触插塞130电性连接至第一沟槽电容器结构120与第二沟槽电容器结构120′的位置，以及第一沟槽电容器结构120与第二沟槽电容器结构120′之间的电性连接，从而可选择半导体装置100的电容值，以满足集成电路(ICs)的设计规则，例如DRAMs。图2A至图2M是根据一些本文档来自技高网...

【技术保护点】
1.一种用以形成半导体装置的方法，其特征在于，该方法包含：沉积一第一介电层于一基板内的一第一沟槽开口的一侧壁上方与一底表面上方；沉积一第一导电层于该第一介电层上方；平坦化该第一介电层与该第一导电层，以暴露该基板的一平坦化顶表面，与该第一沟槽开口中的该第一导电层的一平坦化顶表面；沉积一层间介电层于该基板的该平坦化顶表面上方与该第一导电层的该平坦化表面上方；以及形成一第一电性接触穿过该层间介电层，以电性连接至该第一沟槽开口内的该第一导电层。

【技术特征摘要】
2017.06.20 US 15/627,6141.一种用以形成半导体装置的方法，其特征在于，该方法包含：沉积一第一介电层于一基板内的一第一沟槽开口的一侧壁上方与一底表面上方；沉积一第一导电层于该第一介电层上方；平坦化该...

【专利技术属性】
技术研发人员：刘陶承，郭仕奇，洪蔡豪，李宗宪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71