电容介质结构、电容器阵列结构及制备方法技术

本发明专利技术提供了一种电容介质结构、电容器阵列结构及制备方法。本发明专利技术提供的电容介质结构通过引入高介电常数材料及低漏电材料，获得了相比现有技术具有更优的高电容值与低漏电性能的电容介质结构。本发明专利技术还提供了一种电容介质结构电容器阵列结构及其制备方法，基于本发明专利技术所提供的电容介质结构所制备的电容器阵列结构具有更高的电容值及更好的抗漏电性能。

【技术实现步骤摘要】
电容介质结构、电容器阵列结构及制备方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种电容介质结构、电容器阵列结构及制备方法。
技术介绍
目前，随着动态随机存取存储器(DRAM)的器件特征尺寸的不断缩小，其结构中的氧化层厚度已接近量子隧穿效应(Quantumtunnelingeffect)的限制，造成漏电流随氧化层厚度减小呈指数增长。采用高介电常数氧化物可以维持足够的驱动电流，并保持在相同等效氧化层厚度(equivalentoxidethickness，EOT)的情况下增加氧化层的实际物理厚度，有效抑制量子隧穿效应。如图1所示，是一种采用高介电常数材料层11与宽禁带材料层12构成的复合电容介质结构，所述复合电容介质结构位于下电极层101与上电极层102之间。其中，构成高介电常数材料层11的材料(如ZrOx)具有较高的介电常数，可以获得较高的电容值，但其禁带宽度较窄，存在高漏电的缺点。引入具有较低介电常数但禁带宽度较宽的宽禁带材料层12，将高介电常数材料与宽禁带材料(如AlOx)相组合，通过堆迭方式(ZrOx/AlOx/ZrOx,ZAZ)所形成的复合电容介质结构可以兼具高介电常数和低漏电的优点。然而，随着DRAM器件尺寸不断的微缩，现行的介电材料组合(ZrOx,AlOx)以及其堆迭方式(ZAZ)已无法满足次世代DRAM组件对电容介质结构高电容值与低漏电流不断提高的要求。因此，有必要提出一种新的具有高介电常数的电容介质结构及其电容器阵列结构，解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电容介质结构、电容器阵列结构及制备方法，用于解决DRAM器件所要求的高电容值与低漏电流的问题。为实现上述目的及其它相关目的，本专利技术提供一种电容介质结构、电容器阵列结构及制备方法，所述电容介质结构，形成于下电极层101和上电极层102之间，包括：多晶型电容介质层、侧边禁带宽度层、中间层禁带宽度层和掺杂型电容介质层，所述侧边禁带宽度层间设于所述下电极层和所述多晶型电容介质层之间，所述中间层禁带宽度层间设于所述多晶型电容介质层和所述掺杂型电容介质层之间；其中，所述掺杂型电容介质层包括本征材料层及掺杂物，所述本征材料层与所述多晶型电容介质层的材料相同，且所述掺杂物的介电常数大于所述多晶型电容介质层的介电常数。作为本专利技术的一种优选方案，所述中间层禁带宽度层的禁带宽度大于所述侧边禁带宽度层的禁带宽度。作为本专利技术的一种优选方案，所述多晶型电容介质层包含氧化锆层，所述侧边禁带宽度层包含氧化铝层，所述中间层禁带宽度层包含氧化硅层，所述掺杂型电容介质层包含掺杂铌、铪、钛、锗或钡的氧化物的氧化锆层。作为本专利技术的一种优选方案，所述多晶型电容介质层包含氧化锆层，所述侧边禁带宽度层包含氧化铝层，所述中间层禁带宽度层包含氧化硅层，所述掺杂型电容介质层包含掺杂氧化钡的氧化锆层。作为本专利技术的一种优选方案，所述电容介质结构还包括缓冲型电容介质层，间设于所述中间层禁带宽度层和所述掺杂型电容介质层之间，所述缓冲型电容介质层包含氧化锆层。作为本专利技术的一种优选方案，所述多晶型电容介质层包括结晶氧化锆层，所述缓冲型电容介质层包括非晶氧化锆层。作为本专利技术的一种优选方案，所述电容介质结构的总厚度介于4nm至10nm之间，所述掺杂型电容介质层的厚度占所述电容介质结构总厚度的8％-15％，所述侧边禁带宽度层的厚度占所述电容介质结构总厚度的1％-4％，所述中间层禁带宽度层的厚度占所述电容介质结构总厚度的1％-3％，所述多晶型电容介质层的厚度占所述电容介质结构总厚度的63％-80％，所述缓冲型电容介质层的厚度所占所述电容介质结构总厚度的10％-15％。本专利技术还提供了一种电容介质结构的制造方法，所述制造方法包括如下步骤：1)提供一具有下电极层的载体；2)在所述下电极层的表面上形成多晶型电容介质层、侧边禁带宽度层、中间层禁带宽度层和掺杂型电容介质层，所述侧边禁带宽度层间设于所述下电极层和所述多晶型电容介质层之间，所述中间层禁带宽度层间设于所述多晶型电容介质层和所述掺杂型电容介质层之间；其中，所述掺杂型电容介质层的材料包括本征材料及掺杂物，所述本征材料与所述多晶型电容介质层的材料相同，且所述掺杂物的介电常数大于所述多晶型电容介质层的介电常数；及，3)在所述掺杂型电容介质层上形成上电极层。作为本专利技术的一种优选方案，所述中间层禁带宽度层的禁带宽度大于所述侧边禁带宽度层的禁带宽度。作为本专利技术的一种优选方案，所述多晶型电容介质层的材料包含氧化锆，所述侧边禁带宽度层的材料包含氧化铝，所述中间层禁带宽度层的材料包含氧化硅，所述掺杂型电容介质层的材料包含掺杂铌、铪、钛、锗或钡的氧化物的氧化锆。作为本专利技术的一种优选方案，所述多晶型电容介质层的材料包含氧化锆，所述侧边禁带宽度层的材料包含氧化铝，所述中间层禁带宽度层的材料包含氧化硅，所述掺杂型电容介质层的材料包含掺杂氧化钡的氧化锆。作为本专利技术的一种优选方案，在形成所述掺杂型电容介质层之前，还包括在所述中间层禁带宽度层的上表面形成缓冲型电容介质层的步骤，所述缓冲型电容介质层的材料包含氧化锆层。作为本专利技术的一种优选方案，所形成的所述多晶型电容介质层的材料包括结晶氧化锆，所形成的所述缓冲型电容介质层的材料包括非晶氧化锆。作为本专利技术的一种优选方案，所形成的所述电容介质结构的总厚度介于4nm至10nm之间，所形成的所述掺杂型电容介质层的厚度占所述电容介质结构总厚度的8％-15％，所形成的所述侧边禁带宽度层的厚度占所述电容介质结构总厚度的1％-4％，所形成的所述中间层禁带宽度层的厚度占所述电容介质结构总厚度的1％-3％，所形成的所述多晶型电容介质层的厚度占所述电容介质结构总厚度的63％-80％，所形成的所述缓冲型电容介质层的厚度所占所述电容介质结构总厚度的10％-15％。作为本专利技术的一种优选方案，所述电容介质结构由低压化学气相沉积或原子层沉积制备。作为本专利技术的一种优选方案，制备所述掺杂型电容介质层的制程气体包括含有锆元素以及铌、铪、钛、锗或钡元素的气相物质，制备所述多晶型电容介质层的制程气体包括含有锆元素的气相物质，制备所述侧边禁带宽度层的制程气体包括含有铝元素的气相物质，制备所述中间层禁带宽度层的制程气体包括含有硅元素的气相物质，制程压力介于0.1Torr～2.0Torr之间，制程温度介于200℃～400℃之间。作为本专利技术的一种优选方案，构成所述下电极层和所述上电极层的材料包含氮化钛。本专利技术还提供了一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底上，所述电容器阵列结构包括：下电极层，连接所述半导体衬底，且所述下电极层的截面形状包括U型；如权利要求1所述的电容介质结构，覆盖于所述下电极层的内表面及外表面；上电极层，覆盖于所述电容介质结构的外表面；及，上电极填充层，所述上电极填充层覆盖所述上电极层并填满所述上电极层之间的间隙。作为本专利技术的一种优选方案，所述上电极填充层的材料包含硼掺杂锗硅。作为本专利技术的一种优选方案，所述电容器阵列结构包括上电极连接层，覆盖于所述上电极填充层的外表面，所述上电极连接层的材料包含硼掺杂多晶硅。作为本专利技术的一种优选方案，所述电容器阵列结构包括后段金属导线层，覆盖于所述上电极连接层的外表面，本文档来自技高网...

【技术保护点】
1.一种电容介质结构，形成于下电极层和上电极层之间，其特征在于，所述电容介质结构包括：多晶型电容介质层、中间层禁带宽度层和掺杂型电容介质层，所述中间层禁带宽度层间设于所述多晶型电容介质层和所述掺杂型电容介质层之间；其中，所述掺杂型电容介质层包括本征材料层及掺杂物，所述本征材料层与所述多晶型电容介质层的材料相同，且所述掺杂物的介电常数大于所述多晶型电容介质层的介电常数。

【技术特征摘要】
1.一种电容介质结构，形成于下电极层和上电极层之间，其特征在于，所述电容介质结构包括：多晶型电容介质层、中间层禁带宽度层和掺杂型电容介质层，所述中间层禁带宽度层间设于所述多晶型电容介质层和所述掺杂型电容介质层之间；其中，所述掺杂型电容介质层包括本征材料层及掺杂物，所述本征材料层与所述多晶型电容介质层的材料相同，且所述掺杂物的介电常数大于所述多晶型电容介质层的介电常数。2.根据权利要求1所述的电容介质结构，其特征在于，所述电容介质结构还包括侧边禁带宽度层，间设于所述下电极层和所述多晶型电容介质层之间，所述中间层禁带宽度层的禁带宽度大于所述侧边禁带宽度层的禁带宽度。3.根据权利要求1所述的电容介质结构，其特征在于，所述掺杂型电容介质层包含掺杂铌、铪、钛、锗或钡的氧化物的氧化锆层。4.根据权利要求2所述的电容介质结构，其特征在于，所述多晶型电容介质层包含氧化锆层，所述侧边禁带宽度层包含氧化铝层，所述中间层禁带宽度层包含氧化硅层，所述掺杂型电容介质层包含掺杂氧化钡的氧化锆层。5.根据权利要求1所述的电容介质结构，其特征在于，还包括缓冲型电容介质层，间设于所述中间层禁带宽度层和所述掺杂型电容介质层之间。6.根据权利要求5所述的电容介质结构，其特征在于，所述多晶型电容介质层包括多晶氧化层，所述缓冲型电容介质层包括非晶型氧化层。7.根据权利要求5所述的电容介质结构，其特征在于，所述电容介质结构的总厚度介于4nm至10nm之间，所述掺杂型电容介质层的厚度占所述电容介质结构总厚度的8％-15％，所述侧边禁带宽度层的厚度占所述电容介质结构总厚度的1％-4％，所述中间层禁带宽度层的厚度占所述电容介质结构总厚度的1％-3％，所述多晶型电容介质层的厚度占所述电容介质结构总厚度的63％-80％，所述缓冲型电容介质层的厚度占所述电容介质结构总厚度的10％-15％。8.一种电容介质结构的制造方法，其特征在于，包括如下步骤：1)提供一具有下电极层的载体；2)在所述下电极层的表面上形成侧边禁带宽度层、多晶型电容介质层、中间层禁带宽度层和掺杂型电容介质层，所述侧边禁带宽度层间设于所述下电极层和所述多晶型电容介质层之间，所述中间层禁带宽度层间设于所述多晶型电容介质层和所述掺杂型电容介质层之间；其中，所述掺杂型电容介质层的材料包括本征材料及掺杂物，所述本征材料与所述多晶型电容介质层的材料相同，且所述掺杂物的介电常数大于所述多晶型电容介质层的介电常数；及，3)在所述掺杂型电容介质层上形成上电极层。9.根据权利要求8所述的电容介质结构的制造方法，其特征在于，所述中间层禁带宽度层的禁带宽度大于所述侧边禁带宽度层的禁带宽度。10.根据权利要求8所述的电容介质结构的制造方法，其特征在于：所述多晶型电容介质层的材料包含氧化锆，所述侧边禁带宽度层的材料包含氧化铝，所述中间层禁带宽度层的材料包含氧化硅，所述掺杂型电容介质层的材料包含掺杂铌、铪、钛、锗或钡的氧化物的氧化锆。11.根据权利要求10所述的电容介质结构的制造方法，其特征在于，所述多晶型电容介质层的材料包含氧化锆，所述侧边禁带宽度层的材料包含氧化铝，所述中间层禁带宽度层的材料包含氧化硅，所述掺杂型电容介质层的材料包含掺杂氧化钡的氧化锆。12.根据权利要求11所述的电容介质结构的制造方法，其特征在于，在形成所述掺杂型电容介质层之前，还包括在所述中间层禁带宽度层的上表面形成缓冲型电容介质层的步骤，所述缓冲型电容介质层的材料包含氧化锆层。13.根据权利要求12所述的电容介质结构的制造方法，其特征在于，所形成的所述多晶型电容介质层的材料包括结晶氧化锆，所形成的所述缓冲型电容介质层的材料包括非晶氧化锆。14.根据权利要求11所述的电容介质结构的制造方法，其特征在于，所形成的所述电容介质结构的总厚度介于4nm至10nm之间，所形成的所述掺杂型电容介质层的厚度占所述电容介质结构总厚度的8％-15％，所形成的所述侧边禁带宽度层的厚度占所述电容介质结构总厚度的1％-4％，所形成的所述中间层禁带宽度层的厚度占所述电容介质结构总厚度的1％-3％，所形成的所述多晶型电容介质层的厚度占所述电容介质结构总厚度的63％-80％，所形成的所述缓冲型电容介质层的厚度所占所述电容介质结构总厚度的10％-15％。15.根据权利要求8所述的电容介质结构的制造方法，其特征在于，所述电容介质结构由低压化学气相沉积或原子层沉积制备。16.根据权利要求15所述的电容介质结构的制造方法，其特征在于，制备所述掺杂型电容介质层的制程气体包括含有锆元素以及铌、铪、钛、锗或钡元素的气相物质，制备所述多晶型电容介质层和所述缓冲型电容介质层的制程气体包括含有锆元素的气相物质，制备所述侧边禁带宽...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34