【技术实现步骤摘要】
SRAM存储单元
本专利技术涉及半导体集成电路领域，特别是涉及一种SRAM(静态随机存取存储器)存储单元。
技术介绍
集成电路技术节点的不断先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应导致的单粒子翻转(SEU)带来的软错误。软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。近些年，由于工艺节点不断先进，器件之间的距离越来越近，器件尺寸也越来越小，这使得单粒子翻转成为软错误的一个重要来源。另外，低压操作越来越广泛的应用于可穿戴设备、植入式医疗设备、智能电网、无线传感网络等等，现有的大部分抗软错误的SRAM存储单元不能在低压下正确读写。传统的6管SRAM存储单元虽然能在低压下正确读写操作，但是不具备抗软错误的功能。
技术实现思路
本专利技术要解决的技术问题是提供一种SRAM存储单元，既能实现抗软错误功能，又能在近阈值电压下工作。为解决上述技术问题，本专利技术的SRAM存储单元，由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶...
【技术保护点】
1.一种SRAM存储单元，其特征在于：由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极与第二PMOS晶体管的漏极相连接，其连接的节点记为Q,第二PMOS晶体管的栅极与第一PMOS晶体管的漏极相连接，其连接的节点记为A，形成第一组P型交叉耦合锁存器结构；第三PMOS晶体管的源极和第四PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的漏极相连接，其连接的节点记为B,第四PMOS晶体管的栅极与第三PMOS晶体...
【技术特征摘要】
1.一种SRAM存储单元，其特征在于：由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极与第二PMOS晶体管的漏极相连接，其连接的节点记为Q,第二PMOS晶体管的栅极与第一PMOS晶体管的漏极相连接，其连接的节点记为A，形成第一组P型交叉耦合锁存器结构；第三PMOS晶体管的源极和第四PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的漏极相连接，其连接的节点记为B,第四PMOS晶体管的栅极与第三PMOS晶体管的漏极相连接，其连接的节点记为QN，形成第二组P型交叉耦合锁存器结构；第二NMOS晶体管的漏极和第三NMOS晶体管的栅极与节点Q相连接，第三NMOS晶体管的漏极和第二NMOS晶体管的栅极与节点QN相连接，第二NMOS晶体管的源极和第三NMOS晶体管的源极接地，形成第一组N型交叉耦合锁存器结构；第一NMOS晶体管的漏极和第四NMOS晶体管的栅极与节点A相连接，第四NMOS晶体管的漏极和第一NMOS晶体管的栅极与节点B相连接，第一NMOS晶体管的源极和第四NMOS晶体管的源极接地，形成第二组N型交叉耦合锁存器结构；第五NMOS晶体管的漏极与位线BL相连接，其栅极与字线WL相连接，其源极与节点Q相连接；第六NMOS晶体管的漏极与位线BLB相连接，其栅极与字线WL相连接，其源极与节点QN相连接；第七NMOS晶体管的漏极与位线BL相连接，其栅极与字线WL相连接，其源极与节点B相连接，第八NMOS晶体管的漏极与位线BLB相连接，其栅极与字线WL相连接，其源极与节点A相连接，第五～第八NMOS晶体管为传输管。2.如权利要求1所述的存储单元，其特征在于，写0的过程如下：设初始状态A、Q、...
【专利技术属性】
技术研发人员：蒋建伟，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。