半导体装置和检测器件发热的方法制造方法及图纸

本申请公开了一种半导体装置和检测器件发热的方法，涉及半导体技术领域。其中，装置包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。

Semiconductor devices and methods of heating detectors

The present application discloses a method for heating semiconductor devices and detectors, which relates to the field of semiconductor technology. The device includes: a semiconductor fin on a substrate; a first MOS device on the substrate, including a first gate structure on the semiconductor fin; a first source and a first drain at least partially located in the semiconductor fin on both sides of the first gate structure; and a first drain on the substrate. A two-MOS device includes: a second gate structure on the semiconductor fin; a second source and a second drain at least partially located on both sides of the second gate structure in the semiconductor fin; and a first pseudo-gate between the first MOS device and the second MOS device on the semiconductor fin. The first pseudo-gate structure can be electrically isolated from the second MOS device when the first pseudo-gate structure is applied with a first potential and the substrate is applied with a second potential.

【技术实现步骤摘要】
半导体装置和检测器件发热的方法
本申请涉及半导体
，尤其涉及一种半导体装置和检测器件发热的方法。
技术介绍
随着MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(theshortchanneleffect，简称为SCE)成为一个关键问题。FINFET(FinFieldEffectTransistor，鳍片式场效应晶体管)器件具有比较好的栅极控制能力，可以进一步缩小CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)器件的尺寸。然而，在FNIFET器件中，由于鳍片比较窄，导致鳍片中的散热比较差，这将造成FINFET器件严重的自热(self-heating)问题，从而影响器件的可靠性。自热将会导致器件的温度增加，晶格振动剧烈，导致载流子的迁移率下降，使得器件的驱动电流减小，从而导致器件性能下降。目前，对器件自热效应的检测是一个比较大的挑战。
技术实现思路
本申请的一个目的在于提供一种半导体装置和检测器件发热的方法。根据本申请的一方面，提供了一种半导体装置，包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。在一个实施例中，所述装置包括多个所述第二MOS器件，相邻的第二MOS器件共用一个第二源极或一个第二漏极。在一个实施例中，所述装置还包括：在所述衬底上的第三MOS器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；以及在所述半导体鳍片上位于第一MOS器件和所述第三MOS器件之间的第二伪栅结构；其中，在所述第二伪栅结构被施加第三电位的情况下，能够将所述第一MOS器件与所述第三MOS器件电隔离。在一个实施例中，所述装置包括多个所述第三MOS器件，相邻的第三MOS器件共用一个第三源极或一个第三漏极。在一个实施例中，所述第一电位与所述第三电位相同。在一个实施例中，所述第一MOS器件和第二MOS器件为NMOS器件；所述第一电位小于或等于所述第二电位。在一个实施例中，所述第一MOS器件和第二MOS器件为PMOS器件；所述第一电位大于或等于所述第二电位。在一个实施例中，所述衬底包括第一区域和在所述第一区域周围的第二区域，所述第一区域的上表面高于所述第二区域的上表面；所述半导体鳍片位于所述第一区域上；所述装置还包括：位于所述第二区域以及所述第一区域未被所述半导体鳍片覆盖的部分上的隔离结构。根据本申请的另一方面，提供了一种检测器件发热的方法，包括：在有源器件不工作的情况下，获得第一MOS器件的性能参数随温度变化的第一曲线；在所述有源器件工作的情况下，获得所述第一MOS器件的性能参数随温度变化的第二曲线；根据所述第二曲线偏离所述第一曲线的程度得到所述有源器件的发热情况。在一个实施例中，所述性能参数包括下列中的一项或多项：关断电流、亚阈值摆幅、开启电压或饱和电流。在一个实施例中，所述有源器件包括在衬底上的第二MOS器件；所述衬底上具有半导体鳍片；所述第一MOS器件包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；所述第二MOS器件包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；其中，在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间具有第一伪栅结构；所述方法还包括：对所述第一伪栅结构施加第一电位，并且对所述衬底施加第二电位，以将所述第一MOS器件与所述第二MOS器件电隔离。在一个实施例中，所述有源器件包括多个所述第二MOS器件，相邻的第二MOS器件共用一个第二源极或一个第二漏极；所述方法还包括：根据所述有源器件的发热情况得到所述第二MOS器件的平均发热情况。在一个实施例中，所述有源器件还包括：在所述衬底上的第三MOS器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；其中，在所述半导体鳍片上位于第一MOS器件和所述第三MOS器件之间具有第二伪栅结构；所述方法还包括：对所述第二伪栅结构施加第三电位，以将所述第一MOS器件与所述第三MOS器件电隔离；根据所述有源器件的发热情况得到所述第二MOS器件和所述第三MOS器件的平均发热情况。在一个实施例中，所述有源器件包括多个所述第三MOS器件，相邻的第三MOS器件共用一个第三源极或一个第三漏极。在一个实施例中，所述第一电位与所述第三电位相同。在一个实施例中，所述第一MOS器件和第二MOS器件为NMOS器件；所述第一电位小于或等于所述第二电位。在一个实施例中，所述第一MOS器件和第二MOS器件为PMOS器件；所述第一电位大于或等于所述第二电位。在一个实施例中，所述衬底包括第一区域和在所述第一区域周围的第二区域，所述第一区域的上表面高于所述第二区域的上表面；所述半导体鳍片位于所述第一区域上；所述第二区域以及所述第一区域未被所述半导体鳍片覆盖的部分上具有隔离结构。本申请实施例的半导体装置中，第一MOS器件与第二MOS器件位于同一个半导体鳍片上，二者之间没有其他隔离结构隔离。第二MOS器件在工作时产生的热量可以通过半导体鳍片直接传导到第一MOS器件，第一MOS器件在接收到热量后其性能参数与没有接收到第二MOS器件的热量相比会发生变化。因此，可以在第二MOS器件不工作和工作情况下分别测试第一MOS器件的性能参数随环境温度变化的曲线，然后可以通过比较这两种曲线得到第一MOS器件的自身发热情况。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1A是根据本申请一个实施例的半导体装置的俯视图；图1B是沿着图1A的线B-B’截取的截面示意图；图1C是沿着图1A的线C-C’截取的截面示意图；图2是根据本申请一个实施例的检测器件发热的方法的流程示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：在衬底上的半导体鳍片；在所述衬底上的第一MOS器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二MOS器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一MOS器件和所述第二MOS器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一MOS器件与所述第二MOS器件电隔离。2.根据权利要求1所述的装置，其特征在于，所述装置包括多个所述第二MOS器件，相邻的第二MOS器件共用一个第二源极或一个第二漏极。3.根据权利要求1或2所述的装置，其特征在于，还包括：在所述衬底上的第三MOS器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；以及在所述半导体鳍片上位于第一MOS器件和所述第三MOS器件之间的第二伪栅结构；其中，在所述第二伪栅结构被施加第三电位的情况下，能够将所述第一MOS器件与所述第三MOS器件电隔离。4.根据权利要求3所述的装置，其特征在于，所述装置包括多个所述第三MOS器件，相邻的第三MOS器件共用一个第三源极或一个第三漏极。5.根据权利要求3所述的装置，其特征在于，所述第一电位与所述第三电位相同。6.根据权利要求1所述的装置，其特征在于，所述第一MOS器件和第二MOS器件为NMOS器件；所述第一电位小于或等于所述第二电位。7.根据权利要求1所述的装置，其特征在于，所述第一MOS器件和第二MOS器件为PMOS器件；所述第一电位大于或等于所述第二电位。8.根据权利要求1所述的装置，其特征在于，所述衬底包括第一区域和在所述第一区域周围的第二区域，所述第一区域的上表面高于所述第二区域的上表面；所述半导体鳍片位于所述第一区域上；所述装置还包括：位于所述第二区域以及所述第一区域未被所述半导体鳍片覆盖的部分上的隔离结构。9.一种检测器件发热的方法，其特征在于，包括：在有源器件不工作的情况下，获得第一MOS器件的性能参数随温度变化的第一曲线；在所述有源器件工作的情况下，获得所述第一MOS器件的性能参数随温度变化的第二曲线；根据所述第二曲线偏离所述第一曲线的程度得到所述有源器件的发热情况。10.根据权利要求9所述的方法，其特征在于...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31