半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：基底，基底上具有第一栅极结构和第二栅极结构，第一栅极结构和第二栅极结构间的基底具有间隔区，基底上、第一栅极结构的侧壁和顶部上以及第二栅极结构侧壁和顶部具有介质层，介质层上具有停止层；去除间隔区上的停止层和部分介质层，在停止层和介质层内形成第一开口，第一开口底部暴露出间隔区介质层；去除第二栅极结构上停止层，直至暴露出第二栅极结构上的介质层的顶部，在第二栅极结构上的停止层内形成第二开口，第二开口与第一开口连通；以停止层为掩膜，刻蚀第一开口和第二开口底部的介质层，直至暴露出间隔区基底和第二栅极结构表面，在介质层内形成第三开口。所形成的器件性能较好。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: a base, a first gate structure and a second gate structure on the base, a base between the first gate structure and the second gate structure having a spacer, a dielectric layer on the base, on the side wall and top of the first gate structure, and on the side wall and top of the second gate structure. There is a stop layer on the dielectric layer; the stop layer and part of the dielectric layer on the spacer are removed, and the first opening is formed in the stop layer and the dielectric layer, and the dielectric layer of the spacer is exposed at the bottom of the first opening; the stop layer on the second gate structure is removed until the top of the dielectric layer on the second gate structure is exposed, and the second gate junction is formed. A second opening is formed in the stop layer of the structure, and the second opening is connected with the first opening; the dielectric layer at the bottom of the first opening and the second opening is etched with the stop layer as a mask until the surface of the spacer base and the second gate structure is exposed, and a third opening is formed in the dielectric layer. The device has good performance.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋区离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制成变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率、更低的寄生电容以及更高的面积使用效率，从而受到广泛的关注。在集成电路制造过程中，如在衬底上生成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的金属插塞，接触孔内的金属插塞连接半导体器件，互连线将不同半导体器件上的金属插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接有源区的接触孔。然而，形成所述连接有源区的接触孔的过程中，对其他器件造成损伤，所形成的半导体器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构之间的基底具有间隔区，所述基底上、第一栅极结构的侧壁和顶部上以及第二栅极结构的侧壁和顶部表面具有介质层，所述介质层上具有停止层；去除所述间隔区上的停止层和部分介质层，在所述停止层和介质层内形成第一开口，所述第一开口底部暴露出间隔区上的介质层；形成第一开口之后，去除第二栅极结构上的停止层，直至暴露出第二栅极结构上的介质层的表面，在所述第二栅极结构上的停止层内形成第二开口，所述第二开口与第一开口连通；以所述停止层为掩膜，刻蚀第一开口和第二开口底部的介质层，直至暴露出间隔区的基底和第二栅极结构的顶部表面，在介质层内形成第三开口。可选的，所述停止层的材料包括：氮化硅或氮化硼。可选的，所述停止层的厚度为：100埃～800埃。可选的，所述第一开口的形成步骤包括：在所述间隔区的部分停止层上形成掩膜层，且所述掩膜层由第一栅极结构横跨至第二栅极结构；形成所述掩膜层之后，在所述停止层上形成第一图形层，所述第一图形层暴露出掩膜层和停止层的顶部表面；以所述掩膜层和第一图形层为掩膜，刻蚀所述间隔区上的停止层和部分介质层，形成所述第一开口。可选的，以所述掩膜层和第一图形层为掩膜，刻蚀所述停止层的工艺包括：各向异性干法刻蚀工艺；以所述掩膜层和第一图形层为掩膜，刻蚀所述部分介质层的工艺包括：各向异性干法刻蚀工艺。可选的，所述第一开口的形成步骤包括：在所述停止层上形成掩膜层，所述掩膜层暴露出部分或全部间隔区的停止层的顶部表面；以所述掩膜层为掩膜，刻蚀所述间隔区的停止层和部分介质层，在所述停止层和介质层内形成所述第一开口。可选的，所述掩膜层的材料包括氮化硅。可选的，所述第一开口的深宽比为：2/1～15/1。可选的，所述第二开口的形成步骤包括：在所述第一开口内和停止层上形成牺牲层，所述牺牲层的顶部表面具有第二图形层，所述第二图形层暴露出第二栅极结构上的牺牲层的顶部表面；以第二图形层为掩膜，刻蚀所述第二栅极结构上的牺牲层和停止层，形成所述第二开口。可选的，所述牺牲层的材料包括：有机介质层。可选的，形成第二开口之后，形成第三开口之前，还包括：去除牺牲层；去除牺牲层的工艺包括：灰化工艺；所述灰化工艺的参数包括：使用含氧的等离子体或者N2与氢气组合的气体的等离子体。可选的，所述第三开口的形成工艺包括：各向异性干法工艺；所述各向异性干法刻蚀工艺的参数包括：主刻蚀气体包括C-F基等离子体，主刻蚀气体的流量为50标准毫升/分钟～2000标准毫升/分钟，压强为50毫托～1托，功率为100瓦～2000瓦。可选的，所述基底上、第一栅极结构和第二栅极结构的侧壁具有第一保护层；所述第一栅极结构和第二栅极结构的顶部分别具有第二保护层；所述第一保护层的材料包括：氮化硅；所述第二保护层的材料包括：氮化硅。可选的，所述介质层包括第一介质层和第二介质层；所述第一介质层位于第一保护层上，且所述第一介质层的顶部表面暴露出第二保护层的顶部表面；所述第二介质层位于第一介质层和第二保护层上。可选的，位于间隔区的第三开口的底部暴露出第一保护层的顶部表面；位于第二栅极结构上的第三开口的底部暴露出第二保护层的顶部表面。可选的，形成第三开口之后，还包括：去除第三开口的底部的第一保护层，暴露出间隔区基底的顶部表面；去除第三开口的底部的第二保护层，暴露出第二栅极结构的顶部表面；去除第三开口底部的第一保护层和第二保护层之后，在所述第三开口内形成金属硅化物层；在所述第三开口内的金属硅化物层上形成导电插塞。相应的，本专利技术还提供一种采用上述方法形成的一种半导体结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，形成所述第一开口之后，形成第二开口。由于第一开口底部的基底上覆盖有部分介质层，因此，在形成第二开口的过程中，所述第一开口底部的基底受到的损伤减少。后续去除第一开口和第二开口底部的介质层，形成第三开口。在形成第三开口的过程中，由于第一开口和第二开口底部的介质层同时被去除，因此，能够避免第一开口底部的基底或第二栅极结构顶部被过早暴露，则形成第三开口之后，第一开口底部的基底表面和第二栅极结构顶部受到的损伤较小。由于间隔区的基底表面受到的损伤较小，有利于减少第二栅极结构底部与间隔区基底之间的漏电，优化所形成的半导体器件的性能。进一步，在形成第二开口的过程中，在第一开口内形成牺牲层。形成所述第二开口之后，形成第三开口之前，还包括去除第一开口内的牺牲层。去除所述牺牲层的工艺包括灰化工艺。由于第一开口的深宽比较小，因此，灰化气体容易到达第一开口的底部，使得去除第一开口内的牺牲层较彻底，即：去除所述牺牲层之后，所述第一开口内残留的副产物较少。而所述第一开口用于后续形成第三开口，因此，第三开口内的副产物较少，有利于提高半导体器件的性能。附图说明图1至图3是一种半导体结构的形成方法各步骤的结构示意图；图4至图21是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式正如
技术介绍
所述，所述半导体器件的性能较差。图1至图3是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底100，所述基底100上具有第一栅极结构101和第二栅极结构102，所述第一栅极结构101与第二栅极结构102之间的基底100具有间隔区A，所述基底100上、以及第一栅极结构101和第二栅极结构102的侧壁上具有第一保护层103，所述第一保护层103上具有第一介质层104，所述第一介质层104的顶部暴露出第一栅极结构101和第二栅极结构102的顶部表面；去除部分第一栅极结构101，形成第一保护开口；去除部分第二栅极结构102，形成第二保护开口；在所述第一保护开口和第二保护开口内形成第二保护层(图中未标出)；在所述第一介质层104和第二保护层上形成第二介质层105。请继续参考图1，去除间隔区A的第一介质层104和第二介质层105，在所述第一介质本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构之间的基底具有间隔区，所述基底上、第一栅极结构的侧壁和顶部上以及第二栅极结构的侧壁和顶部上具有介质层，所述介质层上具有停止层；去除所述间隔区上的停止层和部分介质层，在所述停止层和介质层内形成第一开口，所述第一开口底部暴露出间隔区上的介质层；形成所述第一开口之后，去除第二栅极结构上的停止层，直至暴露出第二栅极结构上的介质层的表面，在所述第二栅极结构上的停止层内形成第二开口，所述第二开口与第一开口连通；以所述停止层为掩膜，刻蚀第一开口和第二开口底部的介质层，直至暴露出间隔区的基底和第二栅极结构的顶部表面，在介质层内形成第三开口。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构之间的基底具有间隔区，所述基底上、第一栅极结构的侧壁和顶部上以及第二栅极结构的侧壁和顶部上具有介质层，所述介质层上具有停止层；去除所述间隔区上的停止层和部分介质层，在所述停止层和介质层内形成第一开口，所述第一开口底部暴露出间隔区上的介质层；形成所述第一开口之后，去除第二栅极结构上的停止层，直至暴露出第二栅极结构上的介质层的表面，在所述第二栅极结构上的停止层内形成第二开口，所述第二开口与第一开口连通；以所述停止层为掩膜，刻蚀第一开口和第二开口底部的介质层，直至暴露出间隔区的基底和第二栅极结构的顶部表面，在介质层内形成第三开口。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述停止层的材料包括：氮化硅或氮化硼。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述停止层的厚度为：100埃～800埃。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成步骤包括：在所述间隔区的部分停止层上形成掩膜层，且所述掩膜层由第一栅极结构横跨至第二栅极结构；形成所述掩膜层之后，在所述停止层上形成第一图形层，所述第一图形层暴露出掩膜层和停止层的顶部表面；以所述掩膜层和第一图形层为掩膜，刻蚀间隔区上的停止层和部分介质层，形成所述第一开口。5.如权利要求4所述的半导体结构的形成方法，其特征在于，以所述掩膜层和第一图形层为掩膜，刻蚀所述停止层的工艺包括：各向异性干法刻蚀工艺；以所述掩膜层和第一图形层为掩膜，刻蚀所述部分介质层的工艺包括：各向异性干法刻蚀工艺。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成步骤包括：在所述停止层上形成掩膜层，所述掩膜层暴露出部分或全部间隔区的停止层的顶部表面；以所述掩膜层为掩膜，刻蚀所述间隔区的停止层和部分介质层，在所述停止层和介质层内形成所述第一开口。7.如权利要求4或6所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料包括氮化硅。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深宽比为：2/1～15/1。9.如权利要求1所述的半导体结构的...

【专利技术属性】
技术研发人员：张城龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31