半导体结构及其形成方法技术

一种半导体结构的形成方法，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。

Semiconductor Structure and Its Formation Method

A method for forming a semiconductor structure includes: providing a substrate with fins arranged on the substrate and fin gaps between adjacent fins; setting a hard mask above the fins; forming a penetration-proof layer above the hard mask, with penetration-proof ions in the penetration-proof layer; and forming a non-proliferation layer. The height of the layer is lower than the height of the fin, and a non-diffusion ion is injected into the fin gap, which can prevent the non-penetration ion from diffusing to the top of the fin, remove the hard mask, and anneal.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，从而使晶体管的沟道漏电流增大。鳍式场效应晶体管(FinField-EffectTransistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的多侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。一种方法是通过对鳍部底部进行防穿通注入，减少漏源穿通的可能性，降低短沟道效应。然而，所述半导体结构的形成方法容易影响所形成半导体结构的性能。
技术实现思路
本专利技术解决的问题是提供一种半导体及其形成方法，能够改善半导体结构性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。可选的，退火温度大于或等于850℃。可选的，向所述防扩散层中注入的离子是碳离子、锗离子和氮离子中的一种或多种组合。可选的，所述防穿通层上方形成有保护层，所述保护层防止所述防穿通离子向上方扩散。可选的，所述保护层的材料是氮化硅、SION、SICB、SiBCN、SiOCN中的一种或几种。可选的，所述防穿通层覆盖所述鳍部间隙。可选的，形成防扩散层包含：形成初始防扩散层，所述初始防扩散层覆盖整个鳍部，所述初始防扩散层采用流体化学气相沉积工艺形成；对所述初始防扩散层进行第一退火工艺，所述第一退火工艺温度为400℃-650℃；对所述初始防扩散层进行热离子注入，所述热离子注入工艺温度为450℃-500℃；刻蚀所述初始防扩散层，使之高度低于所述鳍部的高度，形成防扩散层。可选的，在进行热离子注入后，对所述初始防扩散层进行第二退火工艺，所述第二退火工艺温度为500℃-700℃。可选的，所述热离子注入工艺中，注入的离子是He。可选的，所述热离子注入的能量为1-50Kev，注入的剂量为1.0e14-1.0e19atm/cm2。可选的，形成防扩散层后，刻蚀所述防穿通层和所述保护层，使防穿通层和所述保护层的高度与所述防扩散层齐平。可选的，在设置硬掩模后，在硬掩模上方覆盖氧化层，所述氧化层在形成防穿通层之前去除。可选的，所述衬底包含第一晶体管区和第二晶体管区，所述防穿通离子掺杂类型与其对应的区域的晶体管掺杂类型相反。可选的，所述第一晶体管区是NMOS晶体管，所述第一晶体管区中的防穿通离子掺杂类型是P型。可选的，防穿通层仅形成在所述第一晶体管区。可选的，所述第一晶体管区中的防穿通层离子是硼离子或氟化硼离子。本专利技术还包括一种半导体结构，采用上述任一项方法形成。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术的半导体形成方法中，形成有防穿通层，能够阻止或减少源区与漏区之间的穿通，从而减小漏电流；进一步的，防穿通层旁边设置有防扩散层和保护层，保护层能够防止防穿通离子向外部扩散，防扩散层能够减小扩散进入晶体管沟道中的防穿通离子。进一步的，防扩散离子形成在相邻鳍部间隙的防扩散层中，工艺操作更方便，同时有效地阻止防穿通层中的离子向鳍部顶部扩散。进一步的，本专利技术例采用三步工艺制备防扩散层，并结合退火、热离子注入等工艺，引入热离子注入工艺降低了FCVD氧化物致密化的温度，使得形成的扩散层质量更高。附图说明图1-图3是一种半导体结构的形成方法各步骤的结构示意图。图4-图13是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。图14是本专利技术半导体结构形成步骤示意图。具体实施方式下面将结合示意图对本专利技术的晶圆测试结构进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。半导体结构的形成方法存在诸多问题，难以保证所形成的半导体结构性能稳定。经过研究发现，随着用于形成鳍式场效应晶体管的鳍部尺寸不断缩小，形成于鳍部内的源区和漏区底部容易发生底部穿通(punchthrough)现象，即所述源区和漏区的底部之间发生短接，在所述源区和漏区的底部产生漏电流。为了克服所述底部穿通现象，一种方法是在所述源区和漏区底部之间的区域内注入反型离子，以隔离源区和漏区底部。图1至图3是一种半导体结构的形成方法各个步骤的结构示意图。请参考图1，提供衬底，衬底100上方设置有鳍部101以及位于所述鳍部101顶部上的硬掩膜110。所述衬底包括：第一晶体管区A和第二晶体管区B。继续参考图1，在所述衬底100上形成防穿通层102，所述防穿通层102表面低于所述鳍部101顶部表面。请参考图2，对所述防穿通层102进行离子注入，注入的是防穿通离子。请参考图3，防穿通离子注入之后，进行退火处理，使防穿通离子扩散进入鳍部101底部。其中，进行退火的过程中，防穿通离子容易向鳍部101顶部扩散，从而导致后续形成的晶体管的阈值电压升高，进而影响晶体管性能。为解决所述技术问题，本专利技术提供了一种半导体结构的形成方法，包括，提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。其中，本专利技术的半导体结构的形成方法中，在进行所述退火处理之前，形成防扩散层，向相邻鳍部的间隙，也就是防扩散层、防穿通层中注入防扩散离子，防扩散离子位于防扩散层、防穿通层的顶部，同时由于掺杂特性，掺杂浓度从防扩散离子掺杂源点向外逐渐浓度减小，因此防扩散离子也同时存在于鳍部，防扩散离子能够阻止所述防穿通层中的离子向鳍部顶部扩散，从而能够减小扩散进入晶体管沟道中的防穿通离子。因此，所述半导体结构的形成方法能够降低防穿通离子对所形成晶体管阈值电压的影响，从而改善所形成半导体结构的性能。此外，防扩散离子形成在防扩散层中，工艺操作更方便，同时有效地阻止防穿通层中的离子向鳍部顶部扩散。此外，本专利技术的防穿通层中具有防穿通离子，能够防止或减轻所述半导体结构中的源区和漏区穿通，从而减小漏电流。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图4至图13是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。本实施例中，所述衬底包括：第一晶体管区A和第二本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。2.如权利要求1所述的半导体结构的形成方法，其特征在于，退火温度大于或等于850℃。3.如权利要求1所述的半导体结构的形成方法，其特征在于，向所述防扩散层中注入的离子是碳离子、锗离子和氮离子中的一种或多种组合。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述防穿通层上方形成有保护层，所述保护层防止所述防穿通离子向上方扩散。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述保护层的材料是氮化硅、SION、SICB、SiBCN、SiOCN中的一种或几种。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述防穿通层覆盖所述鳍部间隙。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成防扩散层包含：形成初始防扩散层，所述初始防扩散层覆盖整个鳍部，所述初始防扩散层采用流体化学气相沉积工艺形成；对所述初始防扩散层进行第一退火工艺，所述第一退火工艺温度为400℃-650℃；对所述初始防扩散层进行热离子注入，所述热离子注入工艺温度为450℃-500℃；刻蚀所述初始防扩散层，使之高度低于所述鳍...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31