半导体封装及其制造方法技术

一种半导体封装包含位于第一衬底上方的第一半导体芯片、第二衬底、多个支撑结构、连接构件以及模制层。第二衬底位于第一衬底上方。第一半导体芯片位于第一衬底与第二衬底之间。多个支撑结构设置于第二衬底与第一半导体芯片之间。连接构件设置于第一衬底与第二衬底之间。连接构件将第一衬底电连接到第二衬底。模制层填充第一衬底与第二衬底之间的间隙。模制层设置于第一半导体芯片和连接构件上。

Semiconductor package and manufacturing method thereof

A semiconductor package comprises a first semiconductor chip, a second substrate, a plurality of support structures, connection components and a die layer located above the first substrate. The second substrate is located above the first substrate. The first semiconductor chip is located between the first substrate and the second substrate. A plurality of supporting structures are arranged between the second substrate and the first semiconductor chip. The connecting member is arranged between the first substrate and the second substrate. The connecting member electrically connects the first substrate to the second substrate. The molding layer fills the gap between the first substrate and the second substrate. The molding layer is arranged on the first semiconductor chip and the connecting member.

【技术实现步骤摘要】
半导体封装及其制造方法相关申请案的交叉参考本专利申请案主张于2017年4月18日在韩国知识产权局中提交的韩国专利申请案第10-2017-0049702号的优先权，所述韩国专利申请案的公开内容全文并入本文以供参考。
本专利技术概念的示范性实施例涉及一种半导体封装，且特别是涉及一种用于制造所述半导体封装的方法。
技术介绍
已开发出高性能、高速以及小型的电子组件。也已开发出用于使多个半导体芯片或多个半导体封装包含在一个封装中的封装技术。
技术实现思路
本专利技术概念的示范性实施例提供具有提高的可靠性的半导体封装。本专利技术概念的示范性实施例提供用于制造具有提高的可靠性的半导体封装的方法。本专利技术概念的示范性实施例提供用于制造半导体封装的方法，所述方法能够简化制造工艺。在本专利技术概念的示范性实施例中，半导体封装包含位于第一衬底上方的第一半导体芯片。第二衬底位于第一衬底上方。第一半导体芯片位于第一衬底与第二衬底之间。多个支撑结构设置于第二衬底与第一半导体芯片之间。连接构件设置于第一衬底与第二衬底之间。连接构件将第一衬底电连接到第二衬底。模制层填充第一衬底与第二衬底之间的间隙。模制层设置于第一半导体芯片和连接构件上。在本专利技术概念的示范性实施例中，半导体封装包含位于第一衬底上方的第一半导体芯片。第二衬底位于第一衬底上方。支撑结构位于第二衬底与第一半导体芯片之间。连接构件将第一衬底电连接到第二衬底。模制层填充第一衬底与第二衬底之间的间隙。模制层设置于第一半导体芯片和连接构件上。支撑结构沿平行于第一衬底的面向第二衬底的表面的方向的宽度的范围为第一半导体芯片沿平行于第一衬底的面向第二衬底的表面的方向的宽度的1/200到1/10。在本专利技术概念的示范性实施例中，用于制造半导体封装的方法包含将第一半导体芯片安装在第一衬底上方。将第二衬底设置于第一衬底上方。第二衬底包含支撑结构，所述支撑结构设置于第二衬底的底部表面上且沿与第一衬底的面向第二衬底的表面正交的方向与第一半导体芯片垂直地交叠。所述方法包含执行回焊工艺以形成将第一衬底电连接到第二衬底的连接构件，以及形成覆盖第一半导体芯片和连接构件的侧壁的模制层。在本专利技术概念的示范性实施例中，半导体封装包含第一衬底和位于所述第一衬底上方的半导体芯片。第二衬底设置于半导体芯片上方。支撑结构设置于半导体芯片的面向第二衬底的上部表面上。支撑结构的底部表面与半导体芯片的面向第二衬底的上部表面直接接触。支撑结构的顶部表面与第二衬底的面向半导体芯片的底部表面直接接触。多个连接构件设置于第一衬底与第二衬底之间。多个连接构件中的至少一个连接构件使第一衬底和第二衬底彼此电连接。在第一衬底与第二衬底之间形成模制层。模制层环绕半导体芯片。附图说明通过参考附图详细描述本专利技术概念的示范性实施例，本专利技术概念的上述和其它特征将变得更加显而易见，其中：图1是说明根据本专利技术概念的示范性实施例的半导体封装的示意性平面视图。图2A是说明根据本专利技术概念的示范性实施例的半导体封装的横截面视图。图2B是说明根据本专利技术概念的示范性实施例的半导体封装的横截面视图。图3是说明根据本专利技术概念的示范性实施例的半导体封装的示意性平面视图。图4A是说明根据本专利技术概念的示范性实施例的堆叠型半导体封装的横截面视图。图4B是说明根据本专利技术概念的示范性实施例的堆叠型半导体封装的横截面视图。图5A、图5B、图5C、图5D、图5E、图5F以及图5G是说明根据本专利技术概念的示范性实施例的用于制造半导体封装的方法的横截面视图。图6是说明根据本专利技术概念的示范性实施例的用于制造半导体封装的方法的横截面视图。附图标号说明1、2、3：半导体封装；10：堆叠型半导体封装；100：第一衬底；102：第一芯片垫；103：芯片凸块；104：第一连接垫；105：第一焊球；106：外部连接垫；107：外部连接焊球；110：第一半导体芯片；110_W、120_W：宽度；120：支撑结构；120_TH、130_TH：厚度；130：连接构件；140：第一模制层；142：第一部分；144：第二部分；146：第三部分；150：底部填充层；200：第二衬底；202：上部垫；203：额外连接构件；204：第二连接垫；205：第二焊球；300：第三衬底；302：第二芯片垫；304：第三连接垫；310：第二半导体芯片；312：键合线；320：第二模制层；CR：中央芯片区域；IR：连接区域；I-I'：线。具体实施方式下文将参考附图更详细地描述本专利技术概念的示范性实施例。在此方面，本专利技术概念可具有不同形式且不应被理解为受限于本文中所描述的本专利技术概念的示范性实施例。在整个说明书和图式中，相同参考编号可指代相同元件。图1是说明根据本专利技术概念的示范性实施例的半导体封装的示意性平面视图。图2A是说明根据本专利技术概念的示范性实施例的半导体封装的横截面视图。图2A是与图1的线I-I'相对应的横截面视图。参考图1和图2A，半导体封装1可包含第一衬底100、第一半导体芯片110、至少一个支撑结构120、连接构件130、第一模制层140以及第二衬底200。在以平面视图观察时，第一衬底100可包含中央芯片区域CR和围绕所述芯片区域CR的连接区域IR。举例来说，第一衬底100可以是其中包含电路图案的印刷电路板。第一衬底100可包含第一芯片垫102、第一连接垫104以及外部连接垫106。第一芯片垫102和第一连接垫104可设置于第一衬底100的上部表面处。举例来说，第一芯片垫102可设置于芯片区域CR中的第一衬底100的上部表面处，且第一连接垫104可设置于连接区域IR中的第一衬底100的上部表面处。外部连接垫106可设置于第一衬底100的底部表面处。芯片凸块103可分别设置于第一芯片垫102上。外部连接焊球107可分别设置于外部连接垫106上。第一衬底100可通过外部连接焊球107电连接到外部电子装置。芯片凸块103和外部连接焊球107可包含导电材料(例如金属)。第一半导体芯片110可设置于芯片区域CR中的第一衬底100的上方。第一半导体芯片110可通过倒装芯片结合方法安装在第一衬底100上方。举例来说，第一半导体芯片110可通过芯片凸块103电连接到第一衬底100。第一半导体芯片110可包含集成电路(例如逻辑电路)。第二衬底200可设置于第一衬底100上方。第一半导体芯片110可设置于第一衬底100与第二衬底200之间。举例来说，第二衬底200可以是其中包含电路图案的印刷电路板。第二衬底200可包含上部垫202和第二连接垫204。上部垫202可设置于第二衬底200的顶部表面处，且第二连接垫204可设置于第二衬底200的底部表面处。举例来说，在以平面视图观察时，第二连接垫204可设置成分别与第一连接垫104相对应。可在第一半导体芯片110与第二衬底200之间设置至少一个支撑结构120。根据本专利技术概念的示范性实施例，支撑结构120可包含多个支撑结构120(参见例如图1和图2A)。根据本专利技术概念的示范性实施例，可在第一半导体芯片110与第二衬底200之间设置一个支撑结构120(参见例如图3)。将在下文更详细地描述其中提供多个支撑结构120的本专利技术概念的示范性实施例；然而，本专利技术概念的示范性实施例并不受限于此。在以平面视图观察时，支撑结构1本文档来自技高网...

【技术保护点】
1.一种半导体封装，其特征在于，包括：第一半导体芯片，位于第一衬底上方；第二衬底，位于所述第一衬底上方，所述第一半导体芯片位于所述第一衬底与所述第二衬底之间；多个支撑结构，设置于所述第二衬底与所述第一半导体芯片之间；连接构件，设置于所述第一衬底与所述第二衬底之间，所述连接构件将所述第一衬底电连接到所述第二衬底；以及模制层，填充所述第一衬底与所述第二衬底之间的间隙，其中所述模制层设置于所述第一半导体芯片以及所述连接构件上。

【技术特征摘要】
2017.04.18 KR 10-2017-00497021.一种半导体封装，其特征在于，包括：第一半导体芯片，位于第一衬底上方；第二衬底，位于所述第一衬底上方，所述第一半导体芯片位于所述第一衬底与所述第二衬底之间；多个支撑结构，设置于所述第二衬底与所述第一半导体芯片之间；连接构件，设置于所述第一衬底与所述第二衬底之间，所述连接构件将所述第一衬底电连接到所述第二衬底；以及模制层，填充所述第一衬底与所述第二衬底之间的间隙，其中所述模制层设置于所述第一半导体芯片以及所述连接构件上。2.根据权利要求1所述的半导体封装，其特征在于，其中所述多个支撑结构沿平行于所述第一衬底的面向所述第二衬底的表面的方向彼此间隔开。3.根据权利要求2所述的半导体封装，其特征在于，其中所述多个支撑结构之间的最小距离为300μm或大于300μm。4.根据权利要求1所述的半导体封装，其特征在于，其中所述多个支撑结构中的每一个的顶部表面与所述第二衬底相接触，以及其中所述多个支撑结构中的所述每一个的底部表面与所述第一半导体芯片相接触。5.根据权利要求1所述的半导体封装，其特征在于，其中所述模制层包括：第一部分，覆盖所述连接构件的侧壁；以及第二部分，位于所述第一半导体芯片与所述第二衬底之间。6.根据权利要求5所述的半导体封装，其特征在于，其中所述第二部分位于所述多个支撑结构的支撑结构之间。7.根据权利要求5所述的半导体封装，其特征在于，其中所述第二部分与所述第二衬底以及所述第一半导体芯片相接触。8.根据权利要求5所述的半导体封装，其特征在于，其中所述模制层还包括位于所述第一衬底与所述第一半导体芯片之间的第三部分。9.根据权利要求1所述的半导体封装，其特征在于，还包括：底部填充层，位于所述第一衬底与所述第一半导体芯片之间。10.根据权利要求1所述的半导体封装，其特征在于，还包括：第三衬底，位于所述第二衬底上方且电连接到所述第二衬底；以及第二半导体芯片，设置于所述第三衬底上。11.根据权利要求1所述的半导体封装，其特征在于，还包括：第二半导体芯片，设置于所述第二衬底上。12.一种半导体封装，其特征在于，包括：第一半导体芯片，位于第一衬底上方；第二衬底，位于所述第一衬底上方；支撑结构，位于所述第二衬底与所述第一半导体芯片之间；连接构件，将所述第一衬底电连接到所述第二衬底；以及模制层，填充所述第一衬底与所述第二衬底之间的间隙，其中所述模制层设置于所述第一半导体芯片以及所述连接构件上。其中所述支撑结构沿平行于所述第一衬底的面向所述第二衬底的表面的方向的宽度的范围为所述第一半导体芯片沿平行于所述第一衬底的面向所述第二衬底的所述表面的所述方向的宽度的1/200到1/10...

【专利技术属性】
技术研发人员：赵在民，徐喜柱，洪性福，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR