半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，其中，制作方法包括：提供基板，首次先后植入锗离子和N型掺杂离子于P型阱层的表层并沿基板的厚度方向延伸，形成N型轻掺杂层；刻蚀形成栅极沟槽；在栅极沟槽的表面形成栅极绝缘氧化层；沉积金属于栅极沟槽形成栅极金属层，并掺杂P型掺杂离子形成N型可调变轻掺杂区，沉积介电隔离层覆盖基板的上表面，并刻蚀介电隔离层以露出漏极区域的表面；再次先后植入锗离子和N型掺杂离子于漏极区域，并沿P型硅衬底部的厚度方向延伸至P型阱层的表层中，以使漏极区域的深度大于源极区域的深度；以及制作字线金属层。实施本发明专利技术，能够在提高晶体管的导通电流的同时不增加读取字位讯号的误判率。

Semiconductor device and its making method

The invention provides a semiconductor device and a fabrication method thereof. The fabrication method includes: providing a substrate, first implanting germanium ion and N type doped ion on the surface of the P type well layer and extending along the thickness direction of the substrate to form a N type light doping layer, etching to form a gate groove, and forming a gate insulation on the surface of the gate groove. Edge oxide layer; deposit metal in gate groove to form gate metal layer, doping P-type doped ions to form N-type adjustable light doping zone, deposit dielectric isolation layer to cover the upper surface of substrate, and etch dielectric isolation layer to expose the surface of drain region; implant germanium ion and N-type doped ions in drain region again and again. It extends along the thickness direction of the P-type silicon substrate to the surface of the P-type well layer to make the depth of the drain region greater than the depth of the source region; and to make the zigzag metal layer. The implementation of the invention can improve the on-current of the transistor without increasing the misjudgment rate of the read bit signal.

【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种半导体器件及其制作方法。
技术介绍
在DRAM(DynamicRandomAccessMemory，动态随机存取存储器)工艺结构中，最小存储单元是一个晶体管和一个存储电容组成，如图1所示，当所选择的WL(wordline，字线)线路是导通时，晶体管MOSFET(metallicoxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)导通，即可从BL(Bitline，位线)线路上读取存储在电容器storagecapacitor上的位信息，即读取讯号。在DRAM工艺技术发展上，存储单元通过达到最大的集成密度来降低生产成本及提高存储器单元操作速度，在制作存储单元的过程中MOSFET通常会使用沟槽型结构设计。如图2所示，MOSFET从下至上包括：P型硅衬底部110、深N型阱层120、N型阱区130、绝缘隔绝区140、P型阱层150、Gate生长绝缘氧化层160、Gate金属层170、N型重掺杂区180和字线金属层190；其中，N型重掺杂区180包括漏极区域181和源极区域182。字线金属层190深入沟槽内与P型阱150接触部分的通道长度A将决定MOSFET操作电压的大小及导通电流的大小，进而主宰器件的操作速度。过去，通常藉由N型重掺杂区180的扩散加深来减少通道长度，用于增加导通电流大小及操作速度。但是，在相同的闸极电压操作下，当通道长度越短时靠近绝缘隔绝区140的cell端附近的电场越强，进使得漏电流增加(如图2所示的电子漏电流于硅基板的路径B)，减少通道电容器上的电荷量，使得GIDL(Gate-InducedDrainLeakage，栅诱导漏极泄漏电流)效应更加显著，此时由于通道电容器上的电荷量减少了会造成读取讯号时增加了误判的机率。因此，对于如何有效增加导通电流来提高存储单元的操作速度，并兼顾抑制漏电流的增加来减少读取讯号时误判的机率的重要课题亟需解决。
技术实现思路
本专利技术实施例提供一种半导体器件及其制作方法，以解决或缓解现有技术中的一项或更多项技术问题。作为本专利技术实施例的第一个方面，本专利技术实施例提供一种半导体器件的制作方法，包括：提供基板，所述基板具有多个有源区，以及设置在所述有源区之间的晶体管隔离结构以隔离所述有源区，所述有源区包括P型阱区；通过离子注入法先后植入锗离子和N型掺杂离子于所述基板的所述P型阱层的表层并沿所述基板的厚度方向延伸，形成N型轻掺杂层，所述N型轻掺杂层包括漏极区域和源极区域；刻蚀所述基板穿过所述N型轻掺杂层以及刻蚀部分所述P型阱层形成栅极沟槽，所述源极区域包括位于所述栅极沟槽与所述晶体管隔离结构之间的N型轻掺杂层，以及所述漏极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层；在所述栅极沟槽的表面形成栅极绝缘氧化层；沉积金属于所述栅极沟槽内底部，以形成栅极金属层；透过所述栅极绝缘氧化层植入P型掺杂离子于所述N型轻掺杂层中紧邻所述栅极绝缘氧化层的区域，以形成N型可调变轻掺杂区；沉积介电隔离层于所述栅极沟槽内的栅极金属层表面，以覆盖所述基板的上表面；部分刻蚀所述介电隔离层，以露出在所述漏极区域的表面；通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域，并沿所述基板的厚度方向延伸至所述P型阱层的表层中，以使所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度。结合第一方面，在第一方面的第一种实施方式中，通过离子注入法先后植入锗离子和N型掺杂离子于所述P型阱层的表层并沿所述基板的厚度方向延伸，形成N型轻掺杂层，包括：通过离子注入法以第一能量植入锗离子于所述P型阱层的表层并沿所述基板的厚度方向延伸，形成具有第一深度的锗离子植入区；以及通过离子注入法以第二能量植入N型掺杂离子于具有所述第一深度的锗离子植入区，形成具有第二深度的N型掺杂离子植入区；其中，所述第一能量大于所述第二能量，且所述第一深度大于所述第二深度。结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，所述基板为P型硅衬底；以及形成所述栅极绝缘氧化层的步骤包括：通过高温制程，在所述栅极沟槽表面形成所述栅极绝缘氧化层，以及注入有所述锗离子的所述N型轻掺杂层中的硅材料被转化为锗化硅材料。结合第一方面的第二种实施方式，在第一方面的第三种实施方式中，N型掺杂离子包括磷离子和砷离子。结合第一方面，在第一方面的第四种实施方式中，植入所述P型掺杂离子所依赖的能量低于植入所述N型掺杂离子所依赖的能量，以及所述P型掺杂离子的浓度低于所述N型掺杂离子的浓度。结合第一方面的第三种实施方式，在第一方面的第五种实施方式中，通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域的步骤，包括：通过离子注入法以第三能量植入锗离子和磷离子于所述漏极区域，并沿基板的厚度方向延伸至所述P型阱层的表层中，形成具有第三深度的锗离子磷离子植入区；其中，所述第三深度大于所述第一深度，所述第三能量大于所述第一能量；通过离子注入法以第四能量植入具有第一浓度的砷离子于锗离子磷离子植入区，形成具有第四深度的砷离子植入区；其中，所述第四能量小于所述第三能量，所述第四深度小于所述第三深度。结合第一方面的第五种实施方式，在第一方面的第六种实施方式中，在形成具有第四深度的砷离子植入区之后，还包括：通过离子注入法植入具有第二浓度的砷离子于所述漏极区域的表面中；其中，所述第一浓度小于所述第二浓度。结合第一方面的第六种实施方式，在第一方面的第七种实施方式中，在植入具有第二浓度的砷离子于漏极区域的表面中之后，所述方法还包括：对半导体器件进行热退火处理，以使具有所述第三深度的所述锗离子磷离子植入区中的硅材料被转化为锗化硅材料以及激活植入的N型掺杂离子。结合第一方面的第六种实施方式，在第一方面的第八种实施方式中，锗离子的植入量大于5×1015cm-2，N型掺杂离子的植入量介于2×1013cm-2至5×1014cm-2之间。结合第一方面，在第一方面的第九种实施方式中，所述介电隔离层的材质包括氮化硅。结合第一方面，在第一方面的第十种实施方式中，所述方法还包括：去除所述介电隔离层，并在所述栅极金属层之上沉积字线金属层，以接触在所述晶体管隔离结构两侧的栅极沟槽内的栅极金属层。第二方面，本专利技术实施例还提供一种半导体器件，包括：基板，具有多个有源区；其中，所述有源区开设有栅极沟槽并深入至所述有源区的P型阱层的一部分；所述P型阱层的表层设置有N型轻掺杂层且掺杂有N型掺杂离子，包括漏极区域和源极区域，所述源极区域包括掺杂有P型掺杂离子且贴近所述沟槽的N型可调变轻掺杂区，且所述源极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层，以及所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度；晶体管隔离结构，设置在所述有源区之间，以隔离所述有源区，且所述源极区域包括位于所述晶体管隔离结构与所述有源区的栅极沟槽之间的N型轻掺杂层；栅极绝缘氧化层，形成在所述栅极沟槽的表面和所述源极区域表面，并与所述晶体管隔离结构相接，且设在所述栅极沟槽的表面的所述栅极绝缘氧化层与所述源极区域的所述N型可调变轻掺杂区相接；栅本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：提供基板，所述基板具有多个有源区，以及设置在所述有源区之间的晶体管隔离结构以隔离所述有源区，所述有源区包括P型阱层；通过离子注入法先后植入锗离子和N型掺杂离子于所述基板的所述P型阱层的表层并沿所述基板的厚度方向延伸，形成N型轻掺杂层，所述N型轻掺杂层包括漏极区域和源极区域；刻蚀所述基板穿过所述N型轻掺杂层以及刻蚀部分所述P型阱层形成栅极沟槽，其中，所述源极区域包括位于所述栅极沟槽与所述晶体管隔离结构之间的N型轻掺杂层，以及所述漏极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层；在所述栅极沟槽的表面形成栅极绝缘氧化层；沉积金属于所述栅极沟槽底部，以形成栅极金属层；透过所述栅极绝缘氧化层植入P型掺杂离子于所述N型轻掺杂层中紧邻所述栅极绝缘氧化层的区域，以形成N型可调变轻掺杂区；沉积介电隔离层于所述栅极沟槽内的栅极金属层表面，以覆盖所述基板的上表面；部分刻蚀所述介电隔离层，以露出所述漏极区域的表面；以刻蚀后的所述介电隔离层为屏蔽，通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域，并沿所述基板的厚度方向延伸至所述P型阱层的表层中，以使所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度。...

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供基板，所述基板具有多个有源区，以及设置在所述有源区之间的晶体管隔离结构以隔离所述有源区，所述有源区包括P型阱层；通过离子注入法先后植入锗离子和N型掺杂离子于所述基板的所述P型阱层的表层并沿所述基板的厚度方向延伸，形成N型轻掺杂层，所述N型轻掺杂层包括漏极区域和源极区域；刻蚀所述基板穿过所述N型轻掺杂层以及刻蚀部分所述P型阱层形成栅极沟槽，其中，所述源极区域包括位于所述栅极沟槽与所述晶体管隔离结构之间的N型轻掺杂层，以及所述漏极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层；在所述栅极沟槽的表面形成栅极绝缘氧化层；沉积金属于所述栅极沟槽底部，以形成栅极金属层；透过所述栅极绝缘氧化层植入P型掺杂离子于所述N型轻掺杂层中紧邻所述栅极绝缘氧化层的区域，以形成N型可调变轻掺杂区；沉积介电隔离层于所述栅极沟槽内的栅极金属层表面，以覆盖所述基板的上表面；部分刻蚀所述介电隔离层，以露出所述漏极区域的表面；以刻蚀后的所述介电隔离层为屏蔽，通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域，并沿所述基板的厚度方向延伸至所述P型阱层的表层中，以使所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度。2.如权利要求1所述的半导体器件的制作方法，其特征在于，通过离子注入法先后植入锗离子和N型掺杂离子于所述P型阱层的表层并沿所述基板的厚度方向延伸，形成N型轻掺杂层，包括：通过离子注入法以第一能量植入锗离子于所述P型阱层的表层并沿所述基板的厚度方向延伸，形成具有第一深度的锗离子植入区；以及通过离子注入法以第二能量植入N型掺杂离子于具有所述第一深度的锗离子植入区，形成具有第二深度的N型掺杂离子植入区；其中，所述第一能量大于所述第二能量，且所述第一深度大于所述第二深度。3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述基板为P型硅衬底；以及形成所述栅极绝缘氧化层的步骤包括：通过高温制程，在所述栅极沟槽表面形成所述栅极绝缘氧化层，以及注入有所述锗离子的所述N型轻掺杂层中的硅材料被转化为锗化硅材料。4.如权利要求3所述的半导体器件的制作方法，其特征在于，N型掺杂离子包括磷离子和砷离子。5.如权利要求1所述的半导体器件的制作方法，其特征在于，植入所述P型掺杂离子所依赖的能量低于植入所述N型掺杂离子所依赖的能量，以及所述P型掺杂离子的浓度低于所述N型掺杂离子的浓度。6.如权利要求4所述的半导体器件的制作方法，其特征在于，通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域的步骤，包括：通过离子注入法以第三能量植入锗离子和磷离子于所述漏极区域，并沿基板的厚度方向延伸至所述P型阱层的表层中，形成具有第三深度的锗离子磷离子植入区；其中，所述第三深度大于所述第一深度，所述第三能量大于所述第一能量；通过离子注入法以第四能量植入具有第一浓度的砷离子于锗离子磷离子植入区，形成具有第四深度的砷离子植入区；其中，所述第四能量小于所述第三能量，所述第四深度小于所述第三深度。7.如权利要求6所述的半导体器件的制作方法，其特征...

【专利技术属性】
技术研发人员：蔡宗叡，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34