一种NAND闪存芯片制造技术

本发明专利技术实施例公开了一种NAND闪存芯片，所述芯片包括第一模块和多个第二模块，第一模块向每个第二模块传输多个信号，每个第二模块中均包括寄存器，多个第二模块中的寄存器连接成移位寄存器，第一模块连接至所述移位寄存器的输入端，用于通过所述移位寄存器，并在时钟控制下，依次向每个第二模块传输所需的信号，其中，完成全部信号传输所需的时钟周期的个数与第二模块的个数相同。本发明专利技术实施例提供的NAND闪存芯片，可以解决现有技术中，因模块间的连接线数量较多，影响版图面积利用率的问题，达到了提高版图面积利用率的效果。

A NAND flash chip

The embodiment of the invention discloses a NAND flash memory chip, which comprises a first module and a plurality of second modules, the first module transmits a plurality of signals to each second module, each second module includes registers, registers in the plurality of second modules are connected into shift registers, and the first module is connected to the shift registers. The input end of the register is used to transmit the desired signal to each second module in turn through the shift register under clock control, wherein the number of clock cycles required to complete the entire signal transmission is the same as the number of the second module. The NAND flash memory chip provided by the embodiment of the invention can solve the problem that the utilization ratio of layout area is affected by the large number of connecting lines between modules in the prior art, and the utilization ratio of layout area is improved.

【技术实现步骤摘要】
一种NAND闪存芯片
本专利技术实施例涉及存储器技术，尤其涉及一种NAND闪存芯片。
技术介绍
NAND闪存是Flash内存的一种，属于非易失性半导体存储器。NAND闪存中包含多个不同的模块，而不同的模块之间存在较多的信号传输，如图1所示，模块1要向模块a、模块b、模块c和模块d分别提供多条信号如信号a1-an、信号b1-bn、信号c1-cn和信号d1-dn，其中，模块1例如为X方向的选通电路，模块a-d例如为数据块a-d，选通电路与每个数据块中的多个字线连接，通过选通电路可以为字线提供所需的电压。不同模块之间的多个信号传输都需要体现在版图上，版图上需要有足够的空间来实现。因此，如何提高版图面积利用率，成为亟待解决的问题。
技术实现思路
本专利技术实施例提供一种NAND闪存芯片，以提高版图面积利用率。第一方面，本专利技术实施例提供了一种NAND闪存芯片，所述芯片包括第一模块和多个第二模块，第一模块向每个第二模块传输多个信号，每个第二模块中均包括寄存器，多个第二模块中的寄存器连接成移位寄存器，第一模块连接至所述移位寄存器的输入端，用于通过所述移位寄存器，并在时钟控制下，依次向每个第二模块传输所需的信号，其中，完成全部信号传输所需的时钟周期的个数与第二模块的个数相同。进一步的，当第一模块向每个第二模块传输的信号个数均相同时，每个第二模块中的寄存器的位数与所述信号个数均相同。进一步的，当第一模块向每个第二模块传输的信号个数不相同时，每个第二模块中的寄存器的位数相同，并且该位数与所需信号个数最多的第二模块所需的信号个数相同。进一步的，当第一模块向每个第二模块传输的信号个数不相同时，按照第二模块所需的信号个数从多到少的顺序，并与第一模块由近及远地排列第二模块，并且每个第二模块中的寄存器的位数与每个第二模块各自所需的信号个数相同。本专利技术实施例通过在第一模块向每个第二模块传输多个信号时，由第二模块中的寄存器构成移位寄存器，并在移位寄存器的时钟信号的控制下，将所述多个信号分别传输至所述多个第二模块，解决了现有技术中因模块间的连接线数量较多，影响版图面积利用率的问题，达到了提高版图面积利用率的效果。附图说明图1是现有技术的NAND闪存版图示意图；图2是本专利技术实施例一提供的NAND闪存芯片版图布置示意图；图3是本专利技术实施例二提供的NAND闪存芯片版图布置示意图；图4是本专利技术实施例三提供的NAND闪存芯片版图布置示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图2是本专利技术实施例一提供的NAND闪存芯片版图布置示意图，本实施例可适用于NAND闪存设备，该NAND芯片包括第一模块和多个第二模块，第一模块向每个第二模块传输多个信号。本专利技术实施例一提供的NAND闪存芯片具体包括：每个第二模块中均包括寄存器，多个第二模块中的寄存器连接成移位寄存器，第一模块连接至所述移位寄存器的输入端，用于通过所述移位寄存器，并在时钟控制下，依次向每个第二模块传输所需的信号，其中，完成全部信号传输所需的时钟周期的个数与第二模块的个数相同。其中，第一模块与每个第二模块存在数据传输关系，由于第一模块和每个第二模块都是NAND闪存芯片中的功能模块，所以第一模块与每个第二模块之间传输信号的位数是始终不变的。例如，第一模块是数据锁存每块，第二模块是编程驱动模块，NAND闪存芯片工作时，从数据锁存模块到编程驱动模块之间的信号是固定的，所以，设置在第二模块中的寄存器位数可以由该模块工作过程中与第一模块之间数据传输的信号来确定。需要说明的是，多个第二模块之间可以是相同的模块，也可以是不同的模块，并且本专利技术实施例不限制第二模块的数量，为了便于说明，图2中给出了4个第二模块作为一种示例。当多个第二模块中的寄存器构成移位寄存器时，可以在时钟控制信号的控制下，实现移位寄存器的功能，通过时钟控制信号控制移位寄存器将第一模块发出的信号传输至相应的第二模块。其中，结合图2，第一模块发出的信号是优先发出第四个第二模块(最右端的第二模块)的信号，然后是第三个第二模块的信号，再然后是第二个第二模块的信号，最后是第一个第二模块的信号，这样，移位寄存器就可以在时钟信号的控制下将传输信号依次右移，从而依次传输至相应的第二模块。而且在信号数据传输过程中，完成全部信号传输所需的时钟周期的个数与第二模块个数是相同的，这样就能够保证第一模块对每个第二模块发出的信号都能正确的传输至相应的第二模块，避免出现传输错误的现象。优选的，当第一模块向每个第二模块传输的信号个数均相同时，每个第二模块中的寄存器的位数与所述信号个数均相同。如图2所示，同样作为一种示例，每个第二模块所接收到信号的位数都是信号1-信号n共n位，这样就可以在每个第二模块内部设置一个n位寄存器。需要说明的是，每个第二模块之间的信号1-信号n可以是相同的信号，也可以是不相同的信号，本申请不做任何限定。在每个第二模块设置寄存器的好处是，可以避免第一模块向每个第二模块传输信号时，都需要配置与传输信号相应数量的走线，提高了版图的利用率。本专利技术实施例通过在第一模块向每个第二模块传输多个信号时，由第二模块中的寄存器构成移位寄存器，并在移位寄存器的时钟信号的控制下，将所述多个信号分别传输至所述多个第二模块，解决了现有技术中因模块间的连接线数量较多，影响版图面积利用率的问题，达到了提高版图面积利用率的效果。实施例二图3是本专利技术实施例二提供的NAND闪存芯片版图布置示意图，在上述技术方案的基础上，进行了进一步的优化。当第一模块向每个第二模块传输的信号个数不相同时，每个第二模块中的寄存器的位数相同，并且该位数与所需信号个数最多的第二模块所需的信号个数相同。示例性的，多个第二模块接收第一模块的信号位数可以是各不相同的，也可以是部分相同的。如图3所示，第一个第二模块(最左端的第二模块)在正常工作中接收第一模块的信号为信号1-信号a，共a位，第二个和第三个第二模块在正常工作中接收到第一模块的信号为信号1-信号b，共b位，第四个第二模块(最右端的第二模块)在正常工作中接收第一模块的信号为信号1-信号c，共c位。在本实施例中，若a>b>c，则可以在每一个第二模块中设置相同位数的寄存器，并在时钟控制信号的控制下构成移位寄存器。其中，每个第二模块中的寄存器位数可以是a，即与所需信号个数最多的第二模块所需的信号个数相同，从而保证移位寄存器的正常工作。本实施例在上述实施例的基础上，解决了与同一个第一模块相连的多个第二模块中，各自接收信号不同的情况下，为每个第二模块配置寄存器时，仅参考多个第二模块中与第一模块进行信号传输位数最多的信号即可，这样可以保证信号的稳定传输，以及在为每个第二模块配置寄存器时，采用相同的生产工艺对每个第二模块进行配置寄存器，实现了简化NAND闪存芯片的生产工艺，便于批量生产和配置的有益效果。实施例三图4是本专利技术实施例三提供的NAND闪存芯片版图布置示意图，在上述技术方案的基础上，进行了进一步的优化。当第一模块向每个第二模块传输的信号个数不相同时，每个本文档来自技高网...

【技术保护点】
1.一种NAND闪存芯片，所述芯片包括第一模块和多个第二模块，第一模块向每个第二模块传输多个信号，其特征在于，每个第二模块中均包括寄存器，多个第二模块中的寄存器连接成移位寄存器，第一模块连接至所述移位寄存器的输入端，用于通过所述移位寄存器，并在时钟控制下，依次向每个第二模块传输所需的信号，其中，完成全部信号传输所需的时钟周期的个数与第二模块的个数相同。

【技术特征摘要】
1.一种NAND闪存芯片，所述芯片包括第一模块和多个第二模块，第一模块向每个第二模块传输多个信号，其特征在于，每个第二模块中均包括寄存器，多个第二模块中的寄存器连接成移位寄存器，第一模块连接至所述移位寄存器的输入端，用于通过所述移位寄存器，并在时钟控制下，依次向每个第二模块传输所需的信号，其中，完成全部信号传输所需的时钟周期的个数与第二模块的个数相同。2.根据权利要求1所述的芯片，其特征在于，当第一模块向每个第二模块传输的信号个数均相同时，每个第二模块...

【专利技术属性】
技术研发人员：苏志强，程莹，张现聚，李建新，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京,11