【技术实现步骤摘要】
三维存储器及其制备方法、在凹陷结构上制作漏极的方法
本专利技术主要涉及半导体
，尤其涉及三维存储器及其制备方法、在凹陷结构上制作漏极的方法。
技术介绍
随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。三维是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据电荷捕获来解决2D或者平面NAND闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类NAND技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。漏极是用于将沟道孔中的电路与外部电路连接的电极。受到沟道孔半径和存储器膜厚度等因素的制约，目前的NAND存储器中，漏极的在水平方向的尺寸较小。水平方向尺寸较小的漏极会造成在钨填充工艺中形成的钨电极不能与漏极连接的风险。钨电极与漏极连接不能连接就会进而导致器件不可用。因此目前在制作钨电极时往往需要采用具有较高精...
【技术保护点】
1.一种三维存储器的制备方法，其特征在于：包括以下步骤：提供半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠层，所述堆叠层包括沿垂直于所述衬底的方向间隔排列的若干层栅极层；形成穿过所述堆叠层的沟道孔；形成位于所述沟道孔内的沟道层，所述沟道层的顶表面低于所述沟道孔的开口；形成位于所述沟道孔内的漏极，所述漏极位于所述沟道层之上，并沿所述沟道孔的径向向外的方向突出于所述沟道层。
【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于：包括以下步骤：提供半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠层，所述堆叠层包括沿垂直于所述衬底的方向间隔排列的若干层栅极层；形成穿过所述堆叠层的沟道孔；形成位于所述沟道孔内的沟道层，所述沟道层的顶表面低于所述沟道孔的开口；形成位于所述沟道孔内的漏极，所述漏极位于所述沟道层之上，并沿所述沟道孔的径向向外的方向突出于所述沟道层。2.如权利要求1所述的制备方法，其特征在于，还包括：形成位于所述沟道孔内且至少部位位于所述沟道层外围的存储器膜，所述存储器膜的顶表面不高于所述沟道层的顶表面；所述漏极的至少一部分位于所述存储器膜的上方。3.如权利要求2所述的制备方法，其特征在于，形成所述存储器膜和沟道层的方法包括：形成位于所述沟道孔内的存储器膜材料层，所述存储器膜材料层至少覆盖所述沟道孔的侧壁；形成位于所述沟道孔内的沟道材料层，至少部分所述存储器膜材料层位于所述沟道材料层的外围；去除所述沟道材料层的顶部，以形成所述沟道层；去除所述存储器膜材料层的顶部，以形成所述存储器膜。4.如权利要求3所述的制备方法，其特征在于，在同一步骤中去除所述存储器膜材料层的顶部和所述沟道材料层的顶部。5.如权利要求4所述的制备方法，其特征在于，所述堆叠层包括位于顶层的硬掩膜层；形成所述沟道材料层之后、去除所述存储器膜材料层的顶部以及所述沟道材料层的顶部之前，还包括：形成位于所述沟道孔内的绝缘芯膜材料层，至少部分所述沟道材料层位于所述绝缘芯膜材料层的外围；去除所述绝缘芯膜材料层的顶部，以露出所述沟道材料层的顶部；首次去除所述沟道材料层的顶部；去除所述存储器膜材料层的顶部，并同时再次去除所述沟道材料层的顶部。6.如权利要求5所述的制备方法，其特征在于，在去除所述存储器膜材料层的顶部，再次去除所述沟道材料层的顶部的同时，去除所述硬掩膜层，并再次去除所述绝缘芯膜材料层的顶部以形成绝缘芯膜。7.如权利要求5所述的制备方法，其特征在于，以湿法刻蚀首次去除所述沟道材料层的顶部；以选择性干法刻蚀去除所述存储器膜材料层的顶部，并同时再次去除所述沟道材料层的顶部。8.如权利要求7所述的制备方法，其特征在于，所述选择性干法刻蚀对所述存储器膜材料层的刻蚀速率大于或者等于对所述沟道材料层的刻蚀速率。9.如权利要求5所述的制备方法，其特征在于，所述存储器膜材料层包括沿所述沟道孔的径向向内的方向依次形成的阻挡氧化层、电荷捕获层和隧穿氧化层；所述硬掩膜层和所述电荷捕获层的材料相同；所述阻挡氧化层、所述隧穿氧化层和所述绝缘芯膜材料层的材料相同。10.如权利要求9所述的制备方法，其特征在于，所述硬掩膜层和所述电荷捕获层中的任一层与所述阻挡氧化层、所述隧穿氧化层和绝缘芯膜材料层的任一层之间的刻蚀选择比等于1。11....
【专利技术属性】
技术研发人员：肖莉红，陶谦，汤召辉，唐志武，黄海辉，黄竹青，王家友，蒲浩，潘国卫，闵源，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。