封装结构及其制造方法技术

本发明专利技术公开了一种封装结构及其制造方法，封装结构包含半导体基板、球下金属层，以及至少一个凸块。球下金属层配置于半导体基板上。凸块配置于球下金属层上，且包含第一部分及位于第一部分下方的第二部分，其中第一部分的上表面包含平坦部分以及圆弧部分。本发明专利技术提供了一种形成具有平坦上表面的凸块的方法，使得凸块可容易地连接至其他元件。此外，由于此方法运行于凸块的材料的熔点，使得元件的表现不易受到高温的影响，因此元件的表现也可提升。

Packaging structure and manufacturing method thereof

The invention discloses a packaging structure and a manufacturing method thereof. The packaging structure comprises a semiconductor substrate, a metal layer under the ball, and at least one convex block. The ball bottom metal layer is arranged on the semiconductor substrate. The convex block is arranged on the metal layer under the ball and contains the first part and the second part below the first part, wherein the upper surface of the first part contains the flat part and the arc part. The present invention provides a method for forming a convex block with a flat upper surface so that the convex block can be easily connected to other elements. In addition, because this method operates at the melting point of the convex material, the performance of the element is not susceptible to high temperature, so the performance of the element can be improved.

【技术实现步骤摘要】
封装结构及其制造方法
本专利技术是关于一种封装结构及其制造方法。
技术介绍
近年来，覆晶技术(flip-chip)以及球栅阵列(ballgridarraytechniques)技术已广泛地用于将集成电路连接至内连接基板(如印刷电路板)以及封装基板。覆晶技术将集成电路组件晶片连接至内连接基板或印刷电路板的过程中，多个(如：阵列)锡球(也称为锡凸块)形成于组件(如集成电路晶片)的表面上，将组件上的锡凸块连接至其他组件。两个组件透过加热(如：在熔炉中加热)以回流(reflow)两个组件之间的凸块(如加热凸块，并使凸块冷却)，借此在两组件的端部之间形成电性连接。然而，回流工艺一般导致高温，并影响组件的表现。因此，为得到较高品质以及稳定性，封装结构及形成方法是需要改良的。
技术实现思路
本专利技术的目的在于提供一种可以使得元件的表现不易受到高温的影响，而且元件的表现也可提升的封装结构及其制造方法。本专利技术的一实施例为一种形成封装的方法，包含在半导体基板上形成介电层。在介电层中形成开口。在介电层的开口中形成至少一个凸块。移除介电层。对凸块执行压缩工艺。依据部分实施例，其中执行压缩工艺包含提供平板，并以平板压缩凸块的上表面。依据部分实施例，其中平板的杨氏模量大于凸块的杨氏模量。依据部分实施例，其中移除介电层是在对凸块执行压缩工艺之后执行。依据部分实施例，其中移除介电层是在对凸块执压缩工艺之前执行。依据部分实施例，此方法还包含连接电子元件至凸块，其中凸块是由导电材料所形成，且此方法是在低于导电材料的熔点的温度下执行。本专利技术的另一实施例为一种封装结构，包含半导体基板以及至少一个凸块，凸块配置于半导体基板上，其中凸块包含第一部分以及位于第一部分下方的第二部分，且第一部分的上表面包含平坦部分及圆弧部分。依据部分实施例，其中第一部分的宽度大于第二部分的宽度。依据部分实施例，封装结构还包含球下金属层，配置于基板与凸块之间，其中凸块的侧壁与球下金属层的上表面之间的夹角实质上小于90度。依据部分实施例，其中凸块的侧壁具有倾斜笔直表面。本专利技术与现有技术相比，其可以使得元件的表现不易受到高温的影响，而且元件的表现也可以得到提升。附图说明阅读以下详细叙述并搭配对应的附图，可了解本专利技术的多个方面。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。图1A至图1I为本专利技术的部分实施例的形成封装结构的方法在不同制造阶段的剖面图。图2A至图2C为本专利技术的部分实施例的形成封装结构的方法在不同制造阶段的剖面图。具体实施方式以下公开提供众多不同的实施例或范例，用于实施本案提供的主要内容的不同特征。下文描述一特定范例的组件及配置以简化本专利技术。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述“第一特征形成在第二特征之上方或之上”，在实施例中可包括第一特征与第二特征直接接触，且也可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本专利技术可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。此外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等在本文中用于简化描述，以描述如附图中所图示的一个元件或特征结构与另一元件或特征结构的关系。除了描绘图示的方位外，空间相对术语也包含元件在使用中或操作下的不同方位。此设备可以其他方式定向(旋转90度或处于其他方位上)，而本案中使用的空间相对描述词可相应地进行解释。图1A至图1I为本专利技术的部分实施例的形成封装结构的方法在不同制造阶段的剖面图。封装结构10图示于图1A中，其中封装结构10形成于半导体基板12，且半导体基板12内形成有主动元件。半导体基板12可包含半导体材料，如硅(Si)、锗(Ge)，或硅锗(SiGe)。亦可包含化合物半导体，如碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)，及/或锑化铟(indiumantimonide)；合金半导体，如硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化铟镓(InGaAs)、磷化镓铟(GaInP)，及/或磷砷化铟镓(GaInAsP)，或上述的组合。其他基板中，也可使用多层结构或渐变结构。主动元件，如晶体管、二极管、电容器、电阻器等可形成于半导体基板12内及/或上，并可透过内连接结构连接，例如半导体基板12内的一个或多个介电层中的金属化图案以形成集成电路。集成电路可为逻辑元件(如中央处理单元、微控制器等)、储存器元件(如动态随机存取储存器(dynamicrandomaccessmemory；DRAM)或静态随机存取储存器(staticrandomaccessmemory；SRAM)等等)、电源管理元件(如电源管理集成电路(powermanagementintegratedcircuit；PMIC))、射频(radiofrequency；RF)元件、感测(sensor)元件、微机电系统(micro-electro-mechanical-system；MEMS)、信号处理元件(如数位信号处理元件(digitalsignalprocessing；DSP))、前端(front-end)工艺元件、相似者，或上述的组合。连接衬垫14形成于半导体基板12的上表面，以建立与外部电路的电性连接。连接衬垫14的制造过程，举例而言，可在半导体基板12上方形成晶种层(seedlayer)。在部分实施例中，晶种层为金属层，可为单层结构或多个不同材料的子层所形成的混合结构。在部分实施例中，晶种层可为钛层以及形成于钛层上方的铜层。晶种层可由，如物理气相沉积(physicalvapordeposition；PVD)，或类似的方法形成。接着，形成光阻层并图案化。光阻层可由旋涂(spinon)等方法形成，并可暴露于辐射光以进行图案化。光阻的图案化界定了连接衬垫14的轮廓。图案化工艺在光阻中形成开口以曝露晶种层。经由光阻的开口，将导电材料形成于开口内，并形成于晶种层曝露的部分上方。导电材料可透过电镀，如电极电镀或无电极电镀，或类似的方法形成。导电材料可包含金属，如铜、钛、钨、铝，或相似者。接着，移除光阻以及为被导电材料覆盖的晶种层。光阻可由适合的技术移除，如灰化(ashing)或剥离(stripping)，并可通过如氧电浆或类似者来执行。一旦光阻层移除，晶种层曝露的部分可接着移除，通过蚀刻，如干蚀刻、湿蚀刻等适当的方法移除。晶种层剩余的部分以及导电材料形成连接衬垫14。参照图1B，在半导体基板12以及连接衬垫14上形成钝化层20。钝化层20经由执行光微影工艺以在钝化层20上形成开口22。连接衬垫14经由开口22曝露，以和接下来所要形成的球下金属层26(图1C)电性连接。钝化层20可由一个或多个绝缘材料形成，如氧化物、氮化物，或有机材料。钝化层20应用于封装本文档来自技高网...

【技术保护点】
1.一种形成封装结构的方法，其特征在于，包含：在基板上形成介电层；在所述介电层中形成开口；在所述介电层的所述开口中形成至少一个凸块；移除所述介电层；以及对所述凸块执行压缩工艺。

【技术特征摘要】
2017.02.08 US 15/428,1301.一种形成封装结构的方法，其特征在于，包含：在基板上形成介电层；在所述介电层中形成开口；在所述介电层的所述开口中形成至少一个凸块；移除所述介电层；以及对所述凸块执行压缩工艺。2.如权利要求1所述的方法，其特征在于，执行所述压缩工艺包含：提供平板；以及以所述平板压缩所述凸块的上表面。3.如权利要求2所述的方法，其特征在于，所述平板的杨氏模量大于所述凸块的杨氏模量。4.如权利要求1所述的方法，其特征在于，移除所述介电层是在对所述凸块执行所述压缩工艺之后执行。5.如权利要求1所述的方法，其特征在于，移除所述介电层是在对所述凸块执行所述压缩工艺之前执行。6.如权...

【专利技术属性】
技术研发人员：林柏均，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71