The invention discloses a semiconductor component and a manufacturing method thereof. First, it provides a base with a top surface. At least one groove is formed in the substrate, and a barrier layer is formed in the groove, and a conductive material fills the groove. The conductive material and the barrier layer are then depressed to below the upper surface, and then an oxidation process is performed to oxidize the exposed conductive material and the barrier layer to form an insulating layer.
【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，尤其是涉及一种动态随机存取存储器(DRAM)元件及其制作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memorycell)构成的阵列区(arrayarea)以及由控制电路构成的周边区(peripheralarea)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字符线(wordline,WL)与位线(bitline,BL)，可定位至每一存储单元以控制其数据的存取。随着制作工艺世代演进，为了缩小存储单元尺寸而获得更高的密集度，存储器的结构已朝向三维(three-dimensional)发展。埋入式字符线(buriedwordline)结构即是将字符线与晶体管整合制作在基底的沟槽中并且横切各存储单元的主动区，形成沟槽式栅极，不仅可提升存储器的操作速度与密集度，还能...
【技术保护点】
1.一种半导体元件的制作方法，包含:提供一基底，具有一上表面；在该基底中形成至少一沟槽；在该沟槽中形成一阻障层；在该阻障层上形成一导电材料，填满该沟槽；凹陷该导电材料以及该阻障层至低于该上表面；以及进行一氧化制作工艺以氧化部分该导电材料以及该阻障层，形成一绝缘层。
【技术特征摘要】
1.一种半导体元件的制作方法，包含:提供一基底，具有一上表面；在该基底中形成至少一沟槽；在该沟槽中形成一阻障层；在该阻障层上形成一导电材料，填满该沟槽；凹陷该导电材料以及该阻障层至低于该上表面；以及进行一氧化制作工艺以氧化部分该导电材料以及该阻障层，形成一绝缘层。2.如权利要求1所述的制作方法，其中该绝缘层覆盖该阻障层的部分具有一喙状轮廓，往该阻障层以及该基底之间延伸。3.如权利要求1所述的制作方法，其中该阻障层的氧化速率大于该导电材料的氧化速率。4.如权利要求1所述的制作方法，其中该氧化制作工艺后，该阻障层的顶面低于该导电材料的顶面。5.如权利要求1所述的制作方法，其中该阻障层包含钛或氮化钛，该导电材料包含钨。6.如权利要求1所述的制作方法，其中该氧化制作工艺为现场蒸气成长制作工艺。7.如权利要求6所述的制作方法，其中该现场蒸气成长制作工艺包含氧气及氢气，其中该氢气的比例介于3％至50％之间。8.如权利要求6所述的制作方法，其中该现场蒸气成长制作工艺的温度介于摄氏950度至摄氏1050度之间...
【专利技术属性】
技术研发人员：吴家伟，钟定邦，詹电鍼，詹书俨，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。