一种多值阻变型非易失性存储器及其操作方法技术

本发明专利技术公开了一种多值阻变型非易失性存储器及其操作方法，该多值阻变型非易失性存储器包括由底栅、栅氧化层、源极以及漏极与半导体层构成的底栅底接触式薄膜晶体管以及顶栅与源极和漏极的交叠部分构成的阻变型存储器；其中半导体层上方设置顶栅，下方两侧分别设置有源极和漏极，半导体层位于源极和漏极之间的部分称为沟道，沟道底部与栅氧化层接触，栅氧化层下方设置有底栅。本发明专利技术提供的多值阻变型非易失性存储器相较于传统的阻变型存储器而言具有结构紧凑，单元尺寸较小、存储密度高等优点。基于本发明专利技术的多值阻变型存储器的操作方法能够有效地进行多值存储。

【技术实现步骤摘要】
一种多值阻变型非易失性存储器及其操作方法
本专利技术涉及一种半导体存储器，具体为一种多值阻变型非易失性存储器及其操作方法。
技术介绍
非易失性存储器是存储器的一个重要分支，它具有在断电的情况下存储信息也不会丢失的特点，因此，广泛地应用于平板显示等各类电子系统中。对于平板显示，它的分辨率、开口率、响应时间等关键性能指标与半导体层的材料密切相关。传统非晶硅半导体材料的均匀性好，但迁移率低；而多晶硅半导体材料的迁移率高，但均匀性差。相比之下，铟镓锌氧化物(InGaZnO)半导体同时具有均匀性好、迁移率高的优点，并且制备工艺简单，透光率高，因此特别适合作为高性能平板显示的半导体材料。此外，InGaZnO还是一种优秀的阻变材料，可用于构造阻变型非易失性存储器。一个典型的InGaZnO阻变型存储器由上电极/InGaZnO/下电极组成，它通过电阻的变化来实现信息“0”和信息“1”的存储。与传统的InGaZnO电荷型非易失性存储器相比，InGaZnO阻变型存储器具有工作电压低、功耗低、工作速度快的优点；但是，其存储单元由一个电阻(用于信息存储)串联一个晶体管(用作选择开关)组成，而电荷型存储器的存储单元仅由一个晶体管组成。因此，相比于电荷型存储器，InGaZnO阻变型存储器具有单元尺寸偏大的缺点，这不仅严重妨碍了存储器尺寸的缩小及存储密度的提高，而且还恶化了平板显示的开口率、分辨率等性能指标。此外，为了进一步提高存储器的存储密度和存储容量，多值存储是非易失性存储器中的一个重要研究方向。所谓多值存储是指每个存储器单元能够存储两位以上的信息。
技术实现思路
专利技术目的：本专利技术提供了一种多值阻变型非易失性存储器，该存储器既具有InGaZnO阻变型存储器的工作电压低、功耗低、工作速度快的优点也具有电荷型存储器尺寸小的优点，而且还能实现多值存储；本专利技术还提供了基于前述多值阻变型非易失性存储器的一种操作方法，该方法能够实现多值存储，使存储器具有高的存储密度和储存容量。技术方案：一种多值阻变型非易失性存储器，包括底栅底接触式薄膜晶体管和阻变型存储器；其中，阻变型存储器包括顶栅、InGaZnO半导体层、源极和漏极，顶栅设置在InGaZnO半导体层上，InGaZnO半导体层下方凸起部分为沟道，沟道两侧分别设置有源极和漏极，顶栅与源极和漏极均有交叠，交叠区域的长度在0.5μm～5μm，交叠是为了保证顶栅与源极和漏极之间构成InGaZnO阻变型存储器，合适的交叠长度可以降低器件的制作难度，使得器件制备过程中即使存在工艺偏差，顶栅与源极和漏极也能存在交叠；但如果交叠长度太长，会使得顶栅与源极和漏极之间产生一个大的寄生电容，恶化器件性能,而且交叠区中的InGaZnO如果离沟道太远，则它的电阻变化对总的沟道电阻的影响甚微。顶栅与源极和漏极之间的垂直间距在10nm～50nm，如果间距太小，顶栅与源极和漏极之间容易短路，从而导致整个器件不能工作；如果间距太大，则需要在顶栅与源极和漏极之间施加大电压才能使InGaZnO产生阻变效应，这增加了器件的功耗。其中，InGaZnO半导体层下方的沟道的长度为交叠区域的1～5倍。沟道尺寸越长，则总的沟道电阻越大。如果沟道太长，则由于源极和漏极附近的沟道边缘的InGaZnO产生的电阻变化对总的沟道电阻影响不大，甚至是忽略不计，这会造成器件不能工作；如果沟道长度太短，则源极与漏极距离太近，会发生相互干扰，从而影响器件正常工作。底栅底接触式薄膜晶体管包括InGaZnO半导体层、栅氧化层以及底栅、源极、漏极，这里的InGaZnO半导体层、源极和漏极与上述阻变型存储器内的InGaZnO半导体层、源极和漏极分别为同一部件，即底栅底接触式薄膜晶体管与上述阻变型存储器共用InGaZnO半导体层以及源极和漏极；其中，栅氧化层设置在InGaZnO半导体层下方，并与沟道以及源极和漏极的下表面接触，底栅设置于栅氧化层下方，底栅同时与源极和漏极相交叠或边缘对齐。为了使得上述多值阻变型非易失性存储器整体截面为矩形，InGaZnO半导体层与栅氧化层长度相等。InGaZnO半导体层下方凸起的沟道与源极和漏极的总长度等于InGaZnO半导体层的长度。本专利技术还提供了一种基于上述多值阻变型非易失性存储器的操作方法，包括如下两个步骤：(1)“编程/擦除”操作，具体如下：根据所存储的信息选择以下三种“编程/擦除”操作中的一种：第一种，在“编程”操作时，给顶栅与源极施加一电压，该电压导致源极与顶栅的交叠区域产生电场，此外，源极侧壁靠近沟道的一侧与顶栅之间也会产生边缘电场，在上述电场的作用下，沟道边缘的电阻从高阻状态变化到低阻状态，并引起总的沟道电阻减小；反之，在“擦除”操作时，给顶栅与源极之间施加一个与“编程”操作极性相反的电压，该电压产生的电场使得沟道边缘的电阻从低阻状态变化到高阻状态，并引起总的沟道电阻增加；第二种，在“编程”操作时，给顶栅与漏极施加一电压，该电压导致漏极与顶栅的交叠区域产生电场，此外，漏极侧壁靠近沟道的一侧与顶栅之间也会产生边缘电场，在上述电场的作用下，沟道边缘的电阻从高阻状态变化到低阻状态，并引起总的沟道电阻减小；反之，在“擦除”操作时，给顶栅与漏极之间施加一个与“编程”操作极性相反的电压，该电压产生的电场使得沟道边缘的电阻从低阻状态变化到高阻状态，并引起总的沟道电阻增加；第三种，在“编程”操作时，给顶栅与漏极和源极同时施加电压，该电压导致源极和漏极与顶栅的交叠区域产生电场，此外，源极侧壁靠近沟道的一侧以及漏极侧壁靠近沟道的一侧与顶栅之间也会产生边缘电场，在上述电场的作用下，沟道边缘的电阻从高阻状态变化到低阻状态，并引起总的沟道电阻减小；反之，在“擦除”操作时，给顶栅与源极和漏极之间施加一个与“编程”操作极性相反的电压，该电压产生的电场使得沟道边缘的电阻从低阻状态变化到高阻状态，并引起总的沟道电阻增加；(2)利用底栅底接触式薄膜晶体管进行“读”操作，具体如下：当沟道电阻从高阻状态变化到低阻状态，引起总的沟道电阻减小时，底栅底接触式薄膜晶体管的阈值电压Vth减小；当沟道边缘的电阻从低阻状态变化到状态并引起总的沟道电阻增加时，底栅底接触式薄膜晶体管的阈值电压Vth增大；源极附近沟道电阻变化引起的Vth变化要比由漏极附近沟道电阻变化引起的Vth变化更为明显，而同时对顶栅与源极和漏极进行“编程/擦除”操作，那么此时沟道电阻变化的幅度最大，进而导致底栅底接触式薄膜晶体管Vth变化的幅度也最大，本专利技术最终根据底栅底接触式薄膜晶体管阈值电压Vth的大小来进行信息存储和获取。需指出的是，晶体管的源极与漏极在决定晶体管的工作状态时所起的作用不尽相同：晶体管源极决定着晶体管是处在截止还是导通状态，对于InGaZnO型薄膜晶体管，如果栅极与源极的偏置VGS<Vth,则晶体管处在截止状态，反之，晶体管处在导通状态；而晶体管的漏极则主要决定晶体管是处在线性区导通状态还是饱和区导通状态。因此，相比于漏极附近的沟道电阻变化，晶体管的阈值电压Vth对源极附近沟道电阻变化更为敏感，由源极附近沟道电阻变化引起的Vth变化要比由漏极附近沟道电阻变化引起的Vth变化更为明显。按照上面的分析，通过上述操作方法，本专利技术的多值阻变型非易失性存储器可实现4位信息本文档来自技高网...

【技术保护点】
一种多值阻变型非易失性存储器，包括底栅底接触式薄膜晶体管和阻变型存储器，所述阻变型存储器包括顶栅(16)、半导体层(15)、源极(13)和漏极(14)，所述顶栅(16)设置在半导体层(15)上，半导体层(15)下方凸起部分为沟道(151)，沟道(151)两侧分别设置有源极(13)和漏极(14)，其特征在于：所述顶栅(16)与源极(13)和漏极(14)有交叠；所述底栅底接触式薄膜晶体管包括半导体层(15)、栅氧化层(12)、底栅(11)、源极(13)以及漏极(14)，底栅(11)设置于栅氧化层(12)下方，底栅(11)同时与源极(13)和漏极(14)相交叠或边缘对齐，栅氧化层(12)上方与半导体层(15)下方的沟道(151)和源极(13)以及漏极(14)的下表面接触。

【技术特征摘要】
1.一种多值阻变型非易失性存储器，包括底栅底接触式薄膜晶体管和阻变型存储器，所述阻变型存储器包括顶栅(16)、半导体层(15)、源极(13)和漏极(14)，所述顶栅(16)设置在半导体层(15)上，半导体层(15)下方凸起部分为沟道(151)，沟道(151)两侧分别设置有源极(13)和漏极(14)，其特征在于：所述顶栅(16)与源极(13)和漏极(14)有交叠；所述底栅底接触式薄膜晶体管包括半导体层(15)、栅氧化层(12)、底栅(11)、源极(13)以及漏极(14)，底栅(11)设置于栅氧化层(12)下方，底栅(11)同时与源极(13)和漏极(14)相交叠或边缘对齐，栅氧化层(12)上方与半导体层(15)下方的沟道(151)和源极(13)以及漏极(14)的下表面接触。2.根据权利要求1所述的多值阻变型非易失性存储器，其特征在于：所述半导体层(15)与栅氧化层(12)长度相等。3.根据权利要求1或2所述的多值阻变型非易失性存储器，其特征在于：所述半导体层(15)下方凸起的沟道与源极(13)和漏极(14)的总长度等于半导体层(15)的长度。4.根据权利要求1所述的多值阻变型非易失性存储器，其特征在于：所述半导体层(15)材料为InGaZnO。5.根据权利要求1所述的多值阻变型非易失性存储器，其特征在于：所述顶栅(16)与源极(13)和漏极(14)交叠区域的长度在0.5μm～5μm，所述半导体层(15)的沟道(151)的长度是交叠区域长度的1～5倍。6.根据权利要求1所述的多值阻变型非易失性存储器，其特征在于：所述顶栅(16)与源极(13)和漏极(14)之间的垂直间距在10nm～50nm。7.一种基于权利要求1所述的多值阻变型非易失性存储器的操作方法，其特征在于，包括如下步骤：(1)“编程/擦除”操作，具体如下：根据所存储的信息选择以下三种“编程/擦除”操作中的一种：第一种，在“编程”操作时，给顶栅(16)与源极(13)施加一电压，该电压导致源极(13)与顶栅(16)的交叠区域产生电场，此外，源极侧壁靠近沟道(151)的一侧与顶栅(16)之间也会产生边缘电场，在上述电场的作用下，沟道(151)边缘的电阻从高阻状态变化到低阻状态，并引起总的沟道(151)电阻减小；反之，在“擦除”操作时，给顶...

【专利技术属性】
技术研发人员：黄晓东，李帆，黄见秋，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32