制作半导体元件的方法技术

本发明专利技术公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区，然后形成一沟槽于基底内，形成一阻障层于沟槽内，形成一导电层于阻障层上，进行一第一蚀刻制作工艺去除部分导电层，之后再进行一第二蚀刻制作工艺去除部分阻障层，其中第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。

【技术实现步骤摘要】
制作半导体元件的方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器元件的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术较佳实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区，然后形成一沟槽于基底内，形成一阻障层于沟槽内，形成一导电层于阻障层上，进行一第一蚀刻制作工艺去除部分导电层，之后再进行一第二蚀刻制作工艺去除部分阻障层，其中第二本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：提供一基底，该基底上具有一存储区；形成一沟槽于该基底内；形成一阻障层于该沟槽内；形成一导电层于该阻障层上；进行一第一蚀刻制作工艺去除部分该导电层；以及进行一第二蚀刻制作工艺去除部分该阻障层，其中该第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一基底，该基底上具有一存储区；形成一沟槽于该基底内；形成一阻障层于该沟槽内；形成一导电层于该阻障层上；进行一第一蚀刻制作工艺去除部分该导电层；以及进行一第二蚀刻制作工艺去除部分该阻障层，其中该第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。2.如权利要求1所述的方法，其中该第二蚀刻制作工艺包含：通入一离子化的第一气体至一反应室；利用一离子过滤器去除该气体中的电荷以形成一第二气体；以及利用该第二气体去除部分该阻障层。3.如权利要求2所述的方法，其中该第一气体包含氯气。4.如权利要求2所述的方法，其中该第二气体包含氯原子。5.如权利要求1所述的方法，另包含：形成一介电层于该基底上；形成该沟槽于该介电层及该基底内；形成一栅极介电层于该沟槽内；以及形成该阻障层于该栅极介电层上、该介电层上表面以及该介电层侧壁。6.如权利要求5所述的方法，另包含进行该第一蚀刻制作工艺来去除部分该导电层...

【专利技术属性】
技术研发人员：张峰溢，邹世芳，李甫哲，郭明峰，陈立强，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71