半导体器件制造技术

本实用新型专利技术提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。

semiconductor device

The utility model provides a semiconductor device to realize the reduction of semiconductor chips, thereby realizing the miniaturization of semiconductor devices. The joint soldering plate (4C) of the semiconductor chip in QFP has a connection column configuration area (4CA) consisting of a connection column composed of the first line segment (4U) of the connecting angle (4N) and the first point (4q), the connecting angle (4N) and the second point (4R), connecting the first point (4q) and the second point (4R) and turning the angle (4N) into the convex arc. Further, at the top of the bonding pad (4C), at least part of the connecting column (4h) is overlapped with the connecting column configuration area (4x).

【技术实现步骤摘要】
半导体器件
本技术涉及例如具有连接有导电性导线的电极焊盘的半导体器件。
技术介绍
半导体器件随着其小型化及低成本化的发展，半导体芯片的电极焊盘附近的构造也被期望实现小型化。另一方面，从半导体器件的多功能化出发，电极焊盘的数量有增加的趋势。近年来，多使用将半导体芯片内的下层布线和电极焊盘经由连接柱(via)电连接的构造。此外，在例如日本特开2002-16069号公报(专利文献1)及日本特开平11-126790号公报(专利文献2)中，公开了将半导体芯片的电极焊盘和下层布线经由连接柱电连接的构造。现有技术文献专利文献专利文献1：日本特开2002-16069号公报专利文献2：日本特开平11-126790号公报如上述半导体器件那样，在将电极焊盘和下层布线经由连接柱电连接的构造中，为了降低连接柱部分的电阻，需要增大连接柱直径。另外，因溅射的被覆性的影响而在连接柱上的电极焊盘的表面上形成有凹部(层差、洼部)。当在形成有该凹部的电极焊盘的区域进行导线接合时，无法确保导线接合的连接强度，因此，作为该对策，考虑将连接柱使用引出布线而引出到规定电极焊盘的绝缘膜的开口部的外侧的位置来进行配置。但是，该构造中，电极焊盘附近的面积增加，无法实现半导体芯片的小型化，其结果为，无法实现半导体器件的小型化。
技术实现思路
本技术是鉴于上述问题而提出的，其目的在于提供一种能够实现半导体芯片的缩小化而实现半导体器件的小型化。其它课题和新的特征将根据本说明书的记述及附图变得明了。一实施方式的半导体器件具有：半导体芯片，其具有电极焊盘；以及导电性导线，其包括与上述电极焊盘电连接的导线连接部。而且，上述半导体芯片具有：下层布线，其形成于上述电极焊盘的下层；第一绝缘膜，其覆盖上述下层布线；导体连接部，其配置于上述下层布线上方，并且被埋入形成于上述第一绝缘膜的第一开口部，且与上述下层布线电连接；第二绝缘膜，其覆盖上述电极焊盘的一部分，且形成有规定上述电极焊盘的露出部的第二开口部。另外，上述电极焊盘和上述导体连接部形成为一体。另外，上述第二开口部具有沿着相邻的两个边中的一边的第一虚拟线与沿着另一边的第二虚拟线交叉的交点、位于与上述交点相距上述导线连接部的俯视时的半径的距离处的上述第一虚拟线上的第一点、以及位于与上述交点相距上述半径的距离处的上述第二虚拟线上的第二点。上述第二开口部还具有由连结上述交点与上述第一点的第一线段、连结上述交点与上述第二点的第二线段、以及连结上述第一点与上述第二点且朝向上述交点成为凸状的圆弧构成的第一区域。另外，上述导线连接部与上述电极焊盘的上述第二开口部中的与上述第一区域不同的第二区域连接，形成于上述导体连接部上的上述电极焊盘的表面的凹部的至少一部分俯视时与上述第一区域重叠。另外，一实施方式的另一半导体器件具有：半导体芯片，其具有电极焊盘；以及导电性导线，其包括与上述电极焊盘电连接的导线连接部。而且，上述半导体芯片具有：下层布线，其形成于上述电极焊盘的下层；第一绝缘膜，其覆盖上述下层布线；导体连接部，其配置于上述下层布线上方，并且被埋入形成于上述第一绝缘膜的第一开口部，且与上述下层布线电连接；以及第二绝缘膜，其覆盖上述电极焊盘的一部分，且形成有规定上述电极焊盘的露出部的第二开口部。另外，上述电极焊盘和上述导体连接部形成为一体。另外，上述第二开口部具有形成角部的第一边及第二边、位于与上述角部相距上述导线连接部的俯视时的半径的距离处的上述第一边上的第一点、位于与上述角部相距上述半径的距离的上述第二边上的第二点。还具有由连结上述角部与上述第一点的第一线段、连结上述角部与上述第二点的第二线段、以及连结上述第一点与上述第二点且朝向上述角部成为凸状的圆弧构成的第一区域。进而，上述导线连接部与上述电极焊盘的上述第二开口部中的与上述第一区域不同的第二区域连接，形成于上述导体连接部上的上述电极焊盘的表面的凹部的至少一部分俯视时与上述第一区域重叠。技术效果根据上述一实施方式，能够实现半导体芯片的缩小化而实现半导体器件的小型化。附图说明图1是示出实施方式1的半导体器件的构造的一例的俯视图。图2是示出沿着图1所示的A-A线切断的构造的剖视图。图3是示出图1的半导体器件的要部的基本构造的一例的局部放大剖视图。图4是示出图3所示的焊盘的基本构造的一例的俯视图。图5是示出实施方式1中的焊盘构造的一例的局部放大剖视图。图6是示出图5所示的焊盘构造的一例的俯视图。图7是示出图5所示的焊盘构造的一例的俯视图。图8是示出实施方式1的焊盘的开口部的构造的一例的俯视图。图9是示出图8所示的焊盘构造的一例的立体图。图10是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图11是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图12是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图13是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图14是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图15是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图16是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图17是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图18是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图19是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图20是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图21是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图22是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图23是示出图5的电极焊盘的制造方法的一部分的局部剖视图。图24是示出实施方式2中的焊盘构造的一例的局部放大剖视图。图25是示出图24所示的焊盘构造的一例的俯视图。图26是示出变形例的焊盘构造的局部放大俯视图。图27是示出比较例的焊盘构造的局部放大俯视图。附图标记说明1QFP(半导体器件)2a内引线2b外引线2c下垫板(裸芯片焊盘)3封固体4半导体芯片4a主面4b背面4c接合焊盘(电极焊盘)4ca露出部4cb再布线4cc密合层4cd、4ce阻挡层4d凹部4e下层布线4f绝缘膜(第一绝缘膜)4fa耐湿绝缘膜4fb下层绝缘膜4g开口部(第一开口部)4h连接柱(导体连接部)4i绝缘膜(第二绝缘膜)4j开口部(第二开口部)4x连接柱配置区域(第一区域)4y导线球配置区域(第二区域)5导线(导电性导线)5a导线球(导线连接部)7裸芯片接合材料8晶体管9Si衬底10第一布线11第二布线12第三布线13接触部14第一连接柱15第二连接柱16第四布线具体实施方式在以下的实施方式中，除了特别需要时之外，原则上不重复相同或同样部分的说明。而且，在以下的实施方式中，为了方便，在必要时分割成多个部分或实施方式进行说明，但除了特别明示的情况，这些并不是相互之间无关，而是具有一方为另一方的一部分或全部的变形例、详细、补充说明等关系。另外，在以下的实施方式中，在言及要素的数量等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况及理论上明确限定为规定的数量的情况等，并未限于该特定的数量，也可以是特定数量以上或以下。另外，在以下的实施方式中，其构成要素(也包括要素步骤等)除了特别明示的情况及认为理论上明确为必须的情况等本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，具有：半导体芯片，其具有电极焊盘；以及导电性导线，其包括与所述电极焊盘电连接的导线连接部，所述半导体芯片具有：下层布线，其形成于所述电极焊盘的下层；第一绝缘膜，其覆盖所述下层布线；导体连接部，其配置于所述下层布线上方，并且被埋入形成于所述第一绝缘膜的第一开口部，且与所述下层布线电连接；以及第二绝缘膜，其覆盖所述电极焊盘的一部分，且形成有规定所述电极焊盘的露出部的第二开口部，所述电极焊盘和所述导体连接部形成为一体，所述第二开口部具有沿着相邻的两个边中的一边的第一虚拟线与沿着另一边的第二虚拟线交叉的交点、位于与所述交点相距所述导线连接部的俯视时的半径的距离处的所述第一虚拟线上的第一点、以及位于与所述交点相距所述半径的距离处的所述第二虚拟线上的第二点，还具有由连结所述交点与所述第一点的第一线段、连结所述交点与所述第二点的第二线段、以及连结所述第一点与所述第二点且朝向所述交点成为凸状的圆弧构成的第一区域，所述导线连接部与所述电极焊盘的所述第二开口部中的与所述第一区域不同的第二区域连接，形成于所述导体连接部上的所述电极焊盘的表面的凹部的至少一部分在俯视时与所述第一区域重叠。...

【技术特征摘要】
2016.06.27 JP 2016-1269311.一种半导体器件，其特征在于，具有：半导体芯片，其具有电极焊盘；以及导电性导线，其包括与所述电极焊盘电连接的导线连接部，所述半导体芯片具有：下层布线，其形成于所述电极焊盘的下层；第一绝缘膜，其覆盖所述下层布线；导体连接部，其配置于所述下层布线上方，并且被埋入形成于所述第一绝缘膜的第一开口部，且与所述下层布线电连接；以及第二绝缘膜，其覆盖所述电极焊盘的一部分，且形成有规定所述电极焊盘的露出部的第二开口部，所述电极焊盘和所述导体连接部形成为一体，所述第二开口部具有沿着相邻的两个边中的一边的第一虚拟线与沿着另一边的第二虚拟线交叉的交点、位于与所述交点相距所述导线连接部的俯视时的半径的距离处的所述第一虚拟线上的第一点、以及位于与所述交点相距所述半径的距离处的所述第二虚拟线上的第二点，还具有由连结所述交点与所述第一点的第一线段、连结所述交点与所述第二点的第二线段、以及连结所述第一点与所述第二点且朝向所述交点成为凸状的圆弧构成的第一区域，所述导线连接部与所述电极焊盘的所述第二开口部中的与所述第一区域不同的第二区域连接，形成于所述导体连接部上的所述电极焊盘的表面的凹部的至少一部分在俯视时与所述第一区域重叠。2.根据权利要求1所述的半导体器件，其特征在于，所述导体连接部在俯视时跨过所述第一区域、和所述第一区域的外侧的形成有所述第二绝缘膜的绝缘膜区域而配置。3.根据权利要求1所述的半导体器件，其特征在于，所述导体连接部在俯视时配置于所述第一区域。4.根据权利要求1所述的半导体器件，其特征在于，所述导电性导线由以铜为主成分的材料构成。5.根据权利要求1所述的半导体器件，其特征在于，所述电极焊盘由以铜为主成分的材料构成。6.根据权利要求1所述的半导体器件，其特征在于，所述电极焊盘由以铝为主成分的材料构成。7.根据权利要求1所述的半导体器件，其特征在于，在所述电极焊盘与所述导线...

【专利技术属性】
技术研发人员：松本雅弘，矢岛明，前川和义，
申请(专利权)人：瑞萨电子株式会社，
类型：新型
国别省市：日本,JP