集成电路制造技术

本公开提供一种集成电路。上述集成电路包括一高速缓冲存储器与一地址译码器。上述高速缓冲存储器划分成多群。上述地址译码器根据一存取地址而提供一实体地址。当上述存取地址是对应于上述高速缓冲存储器的上述多群的一特定群时，上述地址译码器改变上述存取地址，以提供上述实体地址，以及当上述存取地址是对应于上述高速缓冲存储器中上述特定群之外的上述群的一者时，上述地址译码器指派上述存取地址为上述实体地址。本公开提供的集成电路可以延长存储单元的使用期限。

【技术实现步骤摘要】
集成电路
本专利技术实施例涉及集成电路
，具体而言，涉及一种集成电路的高速缓冲存储器。
技术介绍
高速缓冲存储器通常被用于缩短主存储器的存取时间，从而提高处理器的处理性能。由于存储器存取的局部性，高速缓冲是有效的。有两种类型的局部性。首先是空间局部性，其中彼此相邻的数据和码容易被同时存取。另一者为时间局部性，其中通常存取的数据和码可以被高速缓冲在较小的存储器中，以供进一步存取。芯片上高速缓冲存储器的广泛使用对于维持处理器的存储器频宽的需求和减少存储器存取的平均延迟(latency)已成为必要的。半导体技术的进步和特征尺寸的连续缩小为单芯片上的额外功能创造了额外的空间。使用这些额外空间的最普通方式是将具有高容量的高速缓冲存储器(或者高速缓冲的阶层(hierarchy))整合在内，使得处理器能执行更好。
技术实现思路
本专利技术实施例提供一种集成电路。上述集成电路包括一高速缓冲存储器与一地址译码器。上述高速缓冲存储器划分成多个群。上述地址译码器根据一存取地址而提供一实体地址。当上述存取地址是对应于上述高速缓冲存储器的上述多群的一特定群时，上述地址译码器改变上述存取地址，以提供上述实体地本文档来自技高网...

【技术保护点】
一种集成电路，包括：一高速缓冲存储器，划分成多群；以及一地址译码器，根据一存取地址而提供一实体地址，其中当上述存取地址是对应于上述高速缓冲存储器的上述多群的一特定群时，上述地址译码器改变上述存取地址，以提供上述实体地址，以及当上述存取地址是对应于上述高速缓冲存储器中上述特定群之外的上述群的一者时，上述地址译码器指派上述存取地址为上述实体地址。

【技术特征摘要】
2016.11.28 US 62/427,069;2016.12.06 US 15/370,1131.一种集成电路，包括：一高速缓冲存储器，划分成多群；以及一地址译码器，根据...

【专利技术属性】
技术研发人员：吕士濂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71