半导体存储装置制造方法及图纸

本发明专利技术是一种电极膜的电阻较低的半导体存储装置。半导体存储装置具备：第一电极膜，沿第一方向延伸；第二电极膜，设置于第一电极膜的第二方向上，沿第一方向延伸；第三电极膜，设置于第一电极膜的第二方向上，沿第一方向延伸；绝缘部件，设置于第二电极膜与第三电极膜之间，沿第一方向延伸；第一半导体部件，沿第二方向延伸，贯穿第一电极膜及第二电极膜；第二半导体部件，沿第二方向延伸，贯穿第一电极膜及第三电极膜；及第三半导体部件，沿第二方向延伸，第一部分配置于第二电极膜与第三电极膜之间且与绝缘部件相接，第二部分贯穿第一电极膜。在第一方向上，第三半导体部件的排列密度小于第一半导体部件的排列密度及第二半导体部件的排列密度。

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2016-217885号(申请日：2016年11月8日)为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
近年来，提出了使存储器单元三维地集成而成的积层型半导体存储装置。在这种积层型半导体存储装置中，设置着在半导体基板上交替地积层电极膜及绝缘膜而成的积层体，且设置着贯穿积层体的半导体柱。而且，在电极膜与半导体柱的每一交叉部分形成存储器单元晶体管。在这种积层型半导体存储装置中，存在随着高集成化而电极膜的电阻增加的问题。
技术实现思路
实施方式提供一种电极膜的电阻较低的半导体存储装置。实施方式的半导体存储装置具备：第一电极膜，沿第一方向延伸；第二电极膜，设置于所述第一电极膜的相对于所述第一方向交叉的第二方向上，且沿所述第一方向延伸；第三电极膜，设置于所述第一电极膜的所述第二方向上，且沿所述第一方向延伸；绝缘部件，设置于所述第二电极膜与所述第三电极膜之间，且沿所述第一方向延伸；第一半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第二电极膜；第二半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第三电极膜；以及第三半导体部件，沿所述第二方向延伸，且第一部分配置于所述第二电极膜与所述第三电极膜之间且与所述绝缘部件相接，第二部分贯穿所述第一电极膜。在所述第一方向上，所述第三半导体部件的排列密度小于所述第一半导体部件的排列密度及所述第二半导体部件的排列密度。附图说明图1是表示第一实施方式的半导体存储装置的立体图。图2是表示第一实施方式的半导体存储装置的俯视图。图3是沿图2所示的A-A'线的剖视图。图4是沿图2所示的B-B'线的剖视图。图5是表示图2的区域C的放大俯视图。图6是表示图3的区域D的放大剖视图。图7是表示第一实施方式的半导体存储装置的制造方法的剖视图。图8是表示第一实施方式的半导体存储装置的制造方法的剖视图。图9是表示第一实施方式的半导体存储装置的制造方法的剖视图。图10是表示第一实施方式的半导体存储装置的制造方法的剖视图。图11是表示第一比较例的半导体存储装置的俯视图。图12是沿图11所示的E-E'线的剖视图。图13是表示第二比较例的半导体存储装置的俯视图。图14是表示第二实施方式的半导体存储装置的俯视图。图15是表示第三实施方式的半导体存储装置的俯视图。图16是表示第四实施方式的半导体存储装置的俯视图。图17是表示第五实施方式的半导体存储装置的俯视图。图18是表示第六实施方式的半导体存储装置的俯视图。图19是表示第七实施方式的半导体存储装置的俯视图。具体实施方式(第一实施方式)首先，对第一实施方式进行说明。图1是表示本实施方式的半导体存储装置的立体图。图2是表示本实施方式的半导体存储装置的俯视图。图3是沿图2所示的A-A'线的剖视图。图4是沿图2所示的B-B'线的剖视图。图5是表示图2的区域C的放大俯视图。图6是表示图3的区域D的放大剖视图。此外，各图是示意性图，适当夸张及省略地描绘。例如，各构成要素是比实际更少且更大地描绘。另外，各图间，构成要素的个数及尺寸比等未必一致。本实施方式的半导体存储装置为积层型NAND(与非)闪速存储器。如图1所示那样，在本实施方式的半导体存储装置1(以下，也简称为“装置1”)中，设置着硅衬底10。硅衬底10例如由硅的单晶形成。在硅衬底10上设置着氧化硅膜11。以下，在本说明书中，为了方便说明，采用XYZ正交坐标系。将相对于硅衬底10的上表面10a平行、且相互正交的两个方向设为“X方向”及“Y方向”，将相对于硅衬底10的上表面10a垂直的方向设为“Z方向”。另外，也将Z方向中从硅衬底10朝向氧化硅膜11的方向称为“上”，也将其反方向称为“下”，但该表达也是为了方便，与重力的方向无关。另外，在本说明书中，所谓“氧化硅膜”是指以硅氧化物(SiO)作为主成分的膜，包含硅(Si)及氧(O)。关于其他构成要素也同样地，于在构成要素的名称中包含材料名的情况下，该构成要素的主成分为该材料。另外，通常，硅氧化物为绝缘材料，所以只要无特别说明，则氧化硅膜为绝缘膜。关于其他部件也同样地，作为原则，该部件的特性反映主成分的特性。在氧化硅膜11上，沿Z方向交替地积层着氧化硅膜12及电极膜13。由氧化硅膜11、以及交替地积层的多个氧化硅膜12及多个电极膜13形成积层体15。积层体15的长度方向为X方向。于在Y方向上介隔着积层体15的位置设置着源极电极板17。源极电极板17的下端连接于硅衬底10。电极膜13的形状为沿X方向延伸的带状，该电极膜13的最长的长度方向为X方向，第二长的宽度方向为Y方向，最短的厚度方向为Z方向。在装置1中，设置着多个积层体15及多个源极电极板17，且沿Y方向交替地排列。在积层体15与源极电极板17之间，例如设置着包含硅氧化物的绝缘板18(参照图2)。在积层体15内设置着沿Z方向延伸且贯穿积层体15的柱状部件20。柱状部件20的下端与硅衬底10相接，且上端露出于积层体15的上表面。如下所述那样，在各柱状部件20内设置着一根硅柱30(参照图5及图6)。在积层体15上设置着沿Y方向延伸的源极线21及多条位线22。源极线21设置于较位线22更靠上方。源极线21是经由插塞24而连接于源极电极板17的上端。另外，位线22是经由插塞23而连接于硅柱30的上端。由此，形成(位线22-插塞23-硅柱30-硅衬底10-源极电极板17-插塞24-源极线21)的电流路径，各硅柱30连接于位线22与源极线21之间。在积层体15中，从上数一层或多层电极膜13作为上部选择栅极线SGD而发挥功能，在上部选择栅极线SGD与柱状部件20的每一交叉部分构成上部选择栅极晶体管STD。另外，从下数一层或多层电极膜13作为下部选择栅极线SGS而发挥功能，在下部选择栅极线SGS与柱状部件20的每一交叉部分构成下部选择栅极晶体管STS。除了下部选择栅极线SGS及上部选择栅极线SGD以外的电极膜13作为字线WL而发挥功能，在字线WL与柱状部件20的每一交叉部分构成存储器单元晶体管MC。由此，沿各硅柱30串联连接着多个存储器单元晶体管MC，在这些存储器单元晶体管MC的两端连接着下部选择栅极晶体管STS及上部选择栅极晶体管STD而形成NAND串。在积层体15的上部的Y方向中央部设置着沿X方向延伸的绝缘部件19，将成为上部选择栅极线SGD的电极膜13在Y方向上分断成两部分。绝缘部件19例如包含硅氧化物。绝缘部件19的形状为带状。绝缘部件19未到达至成为字线WL的电极膜13，因此，成为字线WL的电极膜13未分断。因此，在某一根字线WL上，配置着排列在相同的高度上的两根上部选择栅极线SGD。换句话说，绝缘部件19配置于排列在相同的高度上的两根上部选择栅极线SGD之间。如图2所示那样，柱状部件20沿XY平面大致周期性地排列。但是，在积层体15的Y方向中央部减省柱状部件20而破坏周期性。更具体来说，柱状部件20配置于如下位置，该位置包含设定在XY平面的假想性格子La的格子点Lp。格子La是由相互平行的多条假想性直线L1、与相互平行的多条假想性直线L2构成。直线L1平行于XY平面、本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具备：第一电极膜，沿第一方向延伸；第二电极膜，设置于所述第一电极膜的相对于所述第一方向交叉的第二方向上，且沿所述第一方向延伸；第三电极膜，设置于所述第一电极膜的所述第二方向上，且沿所述第一方向延伸；绝缘部件，设置于所述第二电极膜与所述第三电极膜之间，且沿所述第一方向延伸；第一半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第二电极膜；第二半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第三电极膜；以及第三半导体部件，沿所述第二方向延伸，第一部分配置于所述第二电极膜与所述第三电极膜之间且与所述绝缘部件相接，第二部分贯穿所述第一电极膜；且在所述第一方向上，所述第三半导体部件的排列密度小于所述第一半导体部件的排列密度及所述第二半导体部件的排列密度。

【技术特征摘要】
2016.11.08 JP 2016-2178851.一种半导体存储装置，其特征在于具备：第一电极膜，沿第一方向延伸；第二电极膜，设置于所述第一电极膜的相对于所述第一方向交叉的第二方向上，且沿所述第一方向延伸；第三电极膜，设置于所述第一电极膜的所述第二方向上，且沿所述第一方向延伸；绝缘部件，设置于所述第二电极膜与所述第三电极膜之间，且沿所述第一方向延伸；第一半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第二电极膜；第二半导体部件，沿所述第二方向延伸，且贯穿所述第一电极膜及所述第三电极膜；以及第三半导体部件，沿所述第二方向延伸，第一部分配置于所述第二电极膜与所述第三电极膜之间且与所述绝缘部件相接，第二部分贯穿所述第一电极膜；且在所述第一方向上，所述第三半导体部件的排列密度小于所述第一半导体部件的排列密度及所述第二半导体部件的排列密度。2.根据权利要求1所述的半导体存储装置，其特征在于：所述第一半导体部件沿所述第一方向以第一周期排列，所述第二半导体部件沿所述第一方向以所述第一周期排列。3.根据权利要求2所述的半导体存储装置，其特征在于：所述第三半导体部件沿所述第一方向以比所述第一周期更长的第二周期排列。4.根据权利要求3所述的半导体存储装置，其特征在于：所述第二周期为所述第一周期的整数倍。5.根据权利要求2所述的半导体存储装置，其特征在于：在第一区域，所述第三半导体部件沿所述第一方向以所述第一周期排列，在位于所述第一区域的所述第一方向、且所述第一方向上的长度比所述第一周期更长的第二区域，配置着所述第一半导体部件及所述第二半导体部件，而未配置所述第三半导体部件。6.根据权利要求5所述的半导体存储装置，其特征在于还具备：基板；配线，设置于所述第一区域，且沿相对于包含所述第一方向及所述第二方向的平面交叉的第三方向延伸；以及导电部件，连接于所述基板与所述配线之间；且所述第三半导体部件配置于所述基板与所述配线之间。7.根据权利要求5所述的半导体存储装置，其特征在于还具备接点，所述接点连接于所述第二电极膜的所述第一方向上的端部，且所述第一区域与所述接点的距离短于所述第二区域与所述接点的距离。8.根据权利要...

【专利技术属性】
技术研发人员：伊藤孝政，福住嘉晃，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP