具有凸起掺杂晶体结构的半导体器件制造技术

描述了包括从器件层延伸的升高或凸起晶体结构的半导体器件。在实施例中，Ⅲ‑N晶体管包括在栅极叠置体的任一侧上的凸起晶体n+掺杂源极/漏极结构。在实施例中，非结晶材料用于限制多晶源极/漏极材料的生长，允许高质量源极/漏极掺杂晶体从未受损区生长并横向扩展以形成与器件层内的二度电子气体(2DEG)的低电阻接合。在一些实施例中，在开始凸起源极/逻辑生长之前用非结晶材料覆盖可造成竞争性多晶体多生长的受损GaN的区域。

【技术实现步骤摘要】
【国外来华专利技术】具有凸起掺杂晶体结构的半导体器件
技术介绍
在便携式电子应用中对集成电路(IC)的要求激发了较高水平的半导体器件集成。在发展中的很多高级半导体器件影响非硅半导体材料，包括化合物半导体材料(例如GaAs、InP、InGaAs、InAs和Ⅲ-N材料)。Ⅲ-N材料以及具有纤维锌矿结晶度的其它材料(例如但不限于AgI、ZnO、CdS、CdSe、α-SiC和BN)示出了对高电压和高频率应用(如功率管理IC和RF功率放大器)的特定前途。Ⅲ-N异质外延(异质结构)场效应晶体管(HFET)(例如高电子移动性晶体管(HEMT)和金属氧化物半导体(MOS)HEMT)采用具有例如在GaN半导体和另一Ⅲ-N半导体合金(例如AlGaN或AlInN)的界面处的一个或多个异质结的半导体异质结构。基于GaN的HFET器件受益于相对宽的带隙(～3.4eV)，比基于Si的MOSFET实现更高的击穿电压以及高载流子移动性。Ⅲ-N材料系统对光子学(例如LED)、光生伏打和传感器(其中的一个或多个对集成到电子器件平台中也是有用的)也是有用的。对于很多非硅器件材料，提供适合于产生良好的欧姆接触的掺杂半导体材料可能是有挑战性的。减小接触电阻和薄层电阻的接触结构和技术可以有利地减小总器件电阻以增强器件性能和/或减小器件功率消耗。附图说明本文中所述的材料通过示例的方式而非通过限制的方式在附图中示出。为了说明的简单和清楚，在附图中所示的元件不一定按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件放大。此外，在被认为是适当的情况下，附图标记在附图当中重复，以指示对应或相似的元件。在附图中：图1A是根据一些实施例的包括凸起掺杂晶体材料的半导体器件结构的截面视图，凸起掺杂晶体材料环绕用非结晶材料内衬的凹槽的非硅晶体边缘；图1B是根据一些实施例的半导体器件结构的截面视图，其进一步描绘当晶体生长前端演进以与凹槽的非硅晶体边缘相交时的凸起掺杂晶体材料；图2是根据一些实施例的包括凸起掺杂晶体材料的半导体器件结构的截面视图，凸起掺杂晶体材料环绕在非结晶材料之上延伸的凸起非硅晶体主体；图3和4是描绘根据一些实施例的包括凸起环绕晶体源极/漏极材料的GaN晶体管的截面视图；图5和6是示出根据实施例的形成凸起环绕晶体源极/漏极材料的方法的流程图；图7A、7B、7C、7D、7E、7F、7G和7H是根据实施例的当在图6中所示的方法中的选定操作被执行时演进的SoC的截面视图；图8示出了根据本专利技术的实施例的移动计算平台和数据服务器机器，其采用包括硅上的硅FET的SoC和包括凸起环绕晶体源极/漏极材料的GaNHFET；以及图9是根据本专利技术的实施例的电子计算设备的功能方框图。具体实施方式参考附图描述了一个或多个实施例。虽然详细描绘和讨论了具体的配置和布置，应理解，这仅为了说明性目的来完成。相关领域中的技术人员将认识到，其它配置和布置是可能的而不偏离本说明书的精神和范围。对相关领域中的技术人员将显而易见的是，可以在除了在本文详细描述的内容以外的各种其它系统和应用中采用本文中所述的技术和/或布置。在下面的具体实施方式中参考附图，其形成说明书的一部分并示出示例性实施例。此外，要理解的是，可以利用其它实施例，并且可以做出结构和/或逻辑变化而不偏离所要求保护的主题的范围。还应注意，方向和基准(例如上、下、顶、底等)可以仅用于便于在附图中的特征的描述。因此，下面的具体实施方式不应以限制性意义进行理解，并且所要求保护的主题的范围仅由所附权利要求及其等效形式限定。在下面的描述中，阐述了很多细节。然而，对本领域中的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本专利技术。在一些实例中，公知的方法和设备以方框图的形式而不是详细地示出，以避免使本专利技术难以理解。在整个说明书中对“实施例”或“一个实施例”的引用意指结合该实施例所述的特定特征、结构、功能或特性被包括在本专利技术的至少一个实施例中。因此，短语“在实施例中”或“在一个实施例中”或“一些实施例”在整个说明书中的不同地方中的出现并不一定都指本专利技术的同一实施例。此外，特定特征、结构、功能或特性可以用任何适合的方式在一个或多个实施例中组合。例如，第一实施例可以与第二实施例在与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方进行组合。如在说明书和所附权利要求中使用的，单数形式“一”、“一个”和“所述”旨在也包括复数形式，除非上下文清楚地另行指示。还将理解，如在本文使用的术语“和/或”指代并包含一个或多个相关联的所列出的项的任何和所有可能的组合。术语“耦合”和“连接”连同它们的派生词在本文中可以用于描述部件之间的功能或结构关系。应理解，这些术语并没有被规定为彼此的同义词。更确切地，在特定的实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理、光或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(在它们之间有其它中间元件)物理或电接触，和/或两个或更多个元件彼此协作或交互作用(例如，如在原因和结果关系中的)。如在本文使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”可以指代一个部件或材料相对于其它部件或材料的相对位置，其中这样的物理关系是引人注意的。例如在材料的背景下，一种材料或设置在另一材料之上或之下的材料可以直接接触或可以具有一个或多个中间材料。而且，设置在两种材料或材料之间的一种材料可以与两层直接接触或可以具有一个或多个中间层。相比之下，在第二材料或材料“上”的第一材料或材料与第二材料/材料直接接触。将在部件组件的背景下做出类似的区分。如在整个说明书中和在权利要求中所使用的，由术语“……中的至少一个”或“……中的一个或多个”连接的术语的列表可以意指所列出的项的任何组合。例如，短语“A、B或C中的至少一个”可以意指A；B；C；A和B；A和C；B和C；或A、B和C。在本文中描述了包括在与非结晶材料相邻的晶体引晶表面上再生长的一个或多个凸起晶体掺杂半导体材料的异质外延结构。在一些实施例中，相对于晶体引晶表面设置非结晶材料以阻碍较低质量掺杂材料(例如多晶体)的生长。生长的晶体掺杂半导体材料理想地是最低薄层电阻和对下层器件层的接触电阻的单晶体。在一些示例性实施例中，纤维锌矿结晶度的凸起或升高的掺杂半导体材料在极化层的顶表面上生长。在一些实施例中，促进掺杂晶体材料的横向生长，同时非结晶材料阻挡生长衬底的受损区，其中低质量材料的竞争性生长可能在其它情况下成核。在一些实施例中，凸起晶体掺杂半导体材料环绕下层晶体结构的侧壁以建立与器件层的区域的接触以接合两度电子气体(2DEG)。如下所述，在本文中例示的凸起外延掺杂晶体结构和技术提供提高的结晶度，理想地单晶体，特别是在纤维锌矿材料系统(例如GaN材料)内。在一些有利的实施例中且如下进一步例示的，通过非结晶生长掩模材料的使用来选择性地阻止多晶Ⅲ-N材料的成核，非结晶生长掩模材料可以是牺牲性的或永久地并入到最终器件结构中。专利技术人发现，从例如在凹槽蚀刻过程期间承受损坏的引晶表面生长的掺杂半导体材料可以具有多晶微结构或极高的位错密度。这样的低质量源极/漏极材料可能不利地导致高器件接触电阻。根据本文中所述的实施例，可以例如通过应用非结晶材料的掩模以覆盖(多个)本文档来自技高网...

【技术保护点】
一种晶体管，包括：非硅器件材料，其设置在晶体衬底之上；栅极叠置体，其设置在所述器件材料的顶表面上和所述器件材料的沟道之上；非结晶材料，其设置在所述衬底之上并且与所述器件材料的侧壁相邻并且覆盖所述器件材料的侧壁的一部分；凸起掺杂晶体材料，其设置在所述器件材料的所述顶表面上并且环绕所述器件材料的所述侧壁；以及接触金属化，其耦合到所述凸起掺杂晶体材料。

【技术特征摘要】
【国外来华专利技术】1.一种晶体管，包括：非硅器件材料，其设置在晶体衬底之上；栅极叠置体，其设置在所述器件材料的顶表面上和所述器件材料的沟道之上；非结晶材料，其设置在所述衬底之上并且与所述器件材料的侧壁相邻并且覆盖所述器件材料的侧壁的一部分；凸起掺杂晶体材料，其设置在所述器件材料的所述顶表面上并且环绕所述器件材料的所述侧壁；以及接触金属化，其耦合到所述凸起掺杂晶体材料。2.根据权利要求1所述的晶体管，其中，所述凸起掺杂晶体材料包括在所述器件材料的所述顶表面与侧壁之间延伸的单晶体。3.根据权利要求1所述的晶体管，其中，所述凸起掺杂晶体材料具有不大于1012cm-2的位错密度。4.根据权利要求1所述的晶体管，其中，所述器件层包括表面受损区；并且所述非结晶材料覆盖所述表面受损区中的至少一些。5.根据权利要求1所述的晶体管，其中：所述非硅器件材料包括在所述器件材料内形成2DEG的Ⅲ-N异质结；所述凸起掺杂晶体材料包括设置在所述器件材料的c平面上的n+掺杂Ⅲ-N晶体；并且所述n+掺杂Ⅲ-N晶体环绕所述器件材料的所述侧壁，所述n+掺杂Ⅲ-N晶体在所述Ⅲ-N异质结之上延伸并且与所述2DEG电耦合。6.根据权利要求4所述的晶体管，其中：所述Ⅲ-N异质结包括设置在GaN上的AlN极化层；所述凸起掺杂晶体材料设置在所述AlN极化层的顶表面之上；并且所述凸起掺杂晶体材料的环绕所述侧壁的至少一部分直接设置在GaN上。7.根据权利要求4所述的晶体管，其中：所述非结晶材料设置在所述器件材料中的凹槽内；并且所述非结晶材料的顶表面在所述2DEG下方凹进。8.根据权利要求6所述的晶体管，其中，所述凸起掺杂晶体材料与所述非结晶材料直接接触。9.根据权利要求4所述的晶体管，其中，所述器件材料包括在所述非结晶材料的一部分之上横向延伸的凸起Ⅲ-N晶体主体。10.根据权利要求8所述的晶体管，其中，所述凸起掺杂晶体材料与所述非结晶材料直接接触。11.根据权利要求9所述的晶体管，其中：所述衬底是硅，所述非结晶材料和所述器件材料设置在所述衬底的(100)表面之上；所述栅极叠置体包括设置在栅极电介质上的栅极电极；并且所述栅极叠置体通过电介质间隔体与所述凸起掺杂晶体材料绝缘。12.一种半导体器件，包括：晶体衬底；非结晶材料，其设置在所述衬底之上；以及升高结构，其具有与所述衬底不同的结晶度，并且所述升高结构设置在所述非结晶材料中的一个或多个第一沟槽中并且在所述非结晶材料的一部分之上横向延伸；一个或多个器件层，其具有与所述升高结构相同的结晶度，所述一个或多个器件层设置在所述升高结构的顶表面之上，但不存在于所述升高结构的侧壁的至少一部分上；凸起掺杂源极/漏极材料，其具有...

【专利技术属性】
技术研发人员：M·拉多萨夫列维奇，S·达斯古普塔，S·K·加德纳，S·H·宋，H·W·田，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US