一种功率半导体器件制造技术

本实用新型专利技术公开了一种功率半导体器件，包括元胞区和终端保护区，元胞区包括第一导电类型硅衬底第一导电类型外延层，第一导电类型外延层上形成有U型沟槽，其中，功率半导体器件还包括：填充在所述U型沟槽内的第一类绝缘介质体和第一类导电体，第一类绝缘介质体包围第一类导电体设置，且第一导电体的上端的两侧分别与第一类绝缘介质体以及所述第一导电类型外延层之间形成内沟槽，且内沟槽的截面形状为直角梯形，第一类绝缘介质体与第一导电体之间形成为直角梯形的锐角，内沟槽内均设置有与内沟槽形状相适配的栅极导电多晶硅。本实用新型专利技术提供的功率半导体器件明显降低了器件的导通电阻。

【技术实现步骤摘要】
一种功率半导体器件
本技术涉及半导体器件及其制造
，尤其涉及一种功率半导体器件。
技术介绍
在功率半导体器件领域，深沟槽MOSFET能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽MOSFET已经被广泛采用。深沟槽MOSFET的沟槽底部的场氧层厚度与器件的耐压息息相关，沟槽底部场氧层厚度越厚，器件的耐压越高，在制造过程中，由于工艺因素，沟槽侧壁的场氧层厚度与沟槽底部的场氧层厚度接近，导致沟槽侧壁的场氧层厚度过厚。深沟槽MOSFET沟槽之间的电荷补偿效应与沟槽侧壁的场氧层厚度有关，过厚的沟槽侧壁的场氧层会减弱器件的电荷补偿效应，使得在器件承受耐压时，器件表面的电场增强，而这会导致器件的雪崩耐量下降。为了降低器件的表面电场，生产厂家通常会提高深沟槽MOSFET沟槽之间的外延层的电阻率，而这种方法又会明显提高器件的导通电阻。如图1所示，为传统的深沟槽功率半导体，栅极导电多晶硅9为矩形结构，且栅极导电多晶硅下方存在第一类绝缘介质体5，靠近栅极导电多晶硅9下表面的第一类绝缘介质体5厚度较厚。因此，如何能够降低器件的导通电阻成为本领域技术人员亟待解决的技术问题。专利
技术实现思路
本技术旨在至本文档来自技高网...

【技术保护点】
一种功率半导体器件，包括元胞区和终端保护区，所述元胞区位于所述功率半导体器件的中心，所述终端保护区环绕所述元胞区设置，所述元胞区包括第一导电类型硅衬底（2）和设置在所述第一导电类型硅衬底（2）上的第一导电类型外延层（3），所述第一导电类型外延层（3）的上表面设置有第二导电类型体区（11），在所述第二导电类型体区（11）内形成U型沟槽（4），所述U型沟槽（4）的深度能够深入到所述第一导电类型外延层（3）内，其特征在于，所述功率半导体器件还包括：填充在所述U型沟槽（4）内的第一类绝缘介质体（5）和第一类导电体（6），第一类绝缘介质体（5）包围所述第一类导电体（6）设置，且所述第一类导电体（6）的上...

【技术特征摘要】
1.一种功率半导体器件，包括元胞区和终端保护区，所述元胞区位于所述功率半导体器件的中心，所述终端保护区环绕所述元胞区设置，所述元胞区包括第一导电类型硅衬底（2）和设置在所述第一导电类型硅衬底（2）上的第一导电类型外延层（3），所述第一导电类型外延层（3）的上表面设置有第二导电类型体区（11），在所述第二导电类型体区（11）内形成U型沟槽（4），所述U型沟槽（4）的深度能够深入到所述第一导电类型外延层（3）内，其特征在于，所述功率半导体器件还包括：填充在所述U型沟槽（4）内的第一类绝缘介质体（5）和第一类导电体（6），第一类绝缘介质体（5）包围所述第一类导电体（6）设置，且所述第一类导电体（6）的上端的两侧分别与所述第一类绝缘介质体（5）以及所述第一导电类型外延层（3）之间形成内沟槽（7），且所述内沟槽（7）的截面形状为直角梯形，所述第一类绝缘介质体（5）与所述第一类导电体（6）之间形成为直角梯形的锐角，所述第一类绝缘介质体（5）与所述U型沟槽（4）的侧壁形成为直角梯形的钝角，所述内沟槽（7）内均设置有与所述内沟槽（7）形状相适配的栅极导电多晶硅（9），且所述栅极导电多晶硅（9）与所述第一导电类型外延层（3）之间以及所述栅极导电多晶硅（9）与所述第一类导电体（6）之间均设置绝缘栅氧化层（10）。2.根据权利要求1所述的功率半导体器件，其特征在于，所述锐角...

【专利技术属性】
技术研发人员：朱袁正，周锦程，叶鹏，刘晶晶，
申请(专利权)人：无锡新洁能股份有限公司，
类型：新型
国别省市：江苏,32