基于直接带隙改性Ge沟道的PMOS器件及其制备方法技术

本发明专利技术涉及一种基于直接带隙改性Ge沟道的PMOS器件及其制备方法。该制备方法包括：选取单晶Si衬底；生长第一Ge层；生长第二Ge层；连续生长栅介质层和栅极层；利用选择性刻蚀工艺刻蚀指定区域的栅介质层和栅极层形成栅极；在栅极表面形成牺牲保护层；利用刻蚀工艺对第二Ge层进行刻蚀在栅极位置处形成Ge台阶；在第二Ge层表面生长SiGe层；去除牺牲保护层以形成PMOS器件。本发明专利技术将直接带隙Ge材料作为PMOS器件的沟道，能显著提高空穴迁移率和器件驱动电流。而且，直接带隙Ge材料还可应用于光子器件有源层，因此，本发明专利技术提出的直接带隙Ge PMOS还具备单片光电集成的优势。

【技术实现步骤摘要】
基于直接带隙改性Ge沟道的PMOS器件及其制备方法
本专利技术涉及集成电路
，特别涉及一种基于直接带隙改性Ge沟道的PMOS器件及其制备方法。
技术介绍
随着半导体器件特征尺寸的不断微缩和平面化SiCMOS(ComplementaryMetal-Oxide-SemiconductorTransistor)工艺的长足进步，集成电路(IC,IntegratedCircuit)技术和产业在其诞生后的半个多世纪来一直以惊人的速度增长。今天，以微电子、集成电路为基石的现代电子工业已成为全球第一大产业，正广泛而深刻地影响着人们的生活质量乃至现代文明的进程。随着集成电路集成度的不断提高，特征尺寸不断缩小，出现了一系列材料、器件物理、器件结构和工艺技术等方面的问题，如散热问题严重、电互连功耗大，寄生RC导致传输速度下降，尤为关键的是MOSFET器件迁移率退化问题，都限制着集成电路的进一步发展。因此，为了解决这些问题，采用新的沟道材料、新的工艺技术和新的集成方式势在必行。目前一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集成；另一个趋势就是使用高迁移率材料作为MOSFET器件的沟道以提升器件速度。近年来，直接带隙Ge材料由于同时具备这两种优势而得到了重点研究。锗(Ge)材料是间接带隙半导体，其空穴迁移率达1900cm2/V·s，约为Si材料的4倍。改性条件下(如应力作用)，Ge半导体甚至可由间接带隙半导体转变为直接带隙半导体。一方面，相较于Ge半导体，直接带隙Ge价带轻、重空穴带分裂，空穴有效质量减小，其空穴迁移率更高，应用于电子器件(如PMOS)，将显著提升PMOS器件的性能；另一方面，直接带隙Ge材料可在无声子参与的情况下实现载流子复合，高复合效率的直接带隙Ge还应用于光子器件，具备单片光电集成的技术优势。这样，利用直接带隙Ge作为PMOS沟道材料，即可提升PMOS性能，该PMOS又具有单片光电集成的优势，该方案可为集成电路的发展提供了又一技术途径。在此背景下，如何设计与实现基于直接带隙改性Ge沟道的PMOS器件，将具有重要的应用价值。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种基于直接带隙改性Ge沟道的PMOS器件及其制备方法。具体地，本专利技术一个实施例提出的一种基于直接带隙改性Ge沟道的PMOS器件的制备方法，包括：S101、选取晶面为(100)、掺杂浓度为1×1015～9×1015cm-3的单晶Si衬底为初始材料；S102、利用化学气相淀积工艺，在275℃～325℃下在所述单晶Si衬底上生长厚度为50nm第一Ge层；S103、在500℃～600℃下，在所述第一Ge层上利用CVD工艺以AsH3作为n型杂质淀积900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在75℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、在250℃～300℃下，采用原子层淀积工艺淀积厚度为3nm的HfO2材料作为栅介质层；S107、采用反应溅射系统淀积厚度为110nmTaN材料作为栅极层；S108、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成栅极；S109、在所述第二Ge层和所述栅极表面淀积厚度为10nm的SiO2材料；S110、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S111、采用选择性刻蚀工艺刻蚀掉异于所述栅极表面的部分所述SiO2材料和所述Si3N4材料，在所述栅极表面形成牺牲保护层；S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；S113、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S114、去除表面光刻胶；S115、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S116、利用离子注入工艺在所述Si0.5Ge0.5材料内注入BF2+形成源漏区；S117、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述牺牲保护层；S118、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S119、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成源漏接触；S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述基于直接带隙改性Ge沟道的PMOS器件。本专利技术另一个实施例提出的一种基于直接带隙改性Ge沟道的PMOS器件，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si0.5Ge0.5层、GeO2钝化层、HfO2栅介质层、TaN栅极层；其中，所述PMOS器件由上述实施例所述的方法制备形成。本专利技术另一个实施例提出的一种基于直接带隙改性Ge沟道的PMOS器件的制备方法，包括：选取单晶Si衬底；在第一温度下，在所述单晶Si衬底表面生长第一Ge层；在第二温度下，在所述第一Ge层表面生长第二Ge层；在所述第二Ge层表面连续生长栅介质层和栅极层；利用选择性刻蚀工艺刻蚀指定区域的所述栅介质层和所述栅极层形成栅极；在所述栅极表面形成牺牲保护层；利用刻蚀工艺对所述第二Ge层进行刻蚀在所述栅极位置处形成Ge台阶；在所述第二Ge层表面生长SiGe层；去除所述牺牲保护层，以形成所述基于直接带隙改性Ge沟道的PMOS器件。在专利技术的一个实施例中，所述第一Ge层和所述第二Ge层分别在第一温度和第二温度下分别生长，其中，所述第一温度低于第二温度。在本专利技术的一个实施例中，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。在本专利技术的一个实施例中，在所述栅极表面形成牺牲保护层，包括：在所述第二Ge层和所述栅极表面淀积SiO2材料；利用CVD工艺在所述SiO2材料表面淀积Si3N4材料；采用选择性刻蚀工艺刻蚀掉异于所述栅极表面的部分所述SiO2材料和所述Si3N4材料，在所述栅极表面形成牺牲保护层。在本专利技术的一个实施例中，利用刻蚀工艺对所述第二Ge层进行刻蚀在所述栅极位置处形成Ge台阶，包括：在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成所述Ge台阶；去除表面光刻胶。在本专利技术的一个实施例中，在所述第二Ge层表面生长SiGe层，包括：在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；其中，SiH4体积流量为5mL/min,GeH4体积流量为2mL/min，生长时间为1h。在本专利技术的一个实施例中，去除所述牺牲保护层之后，还包括：利用CVD工艺淀积BPSG以形成介质层；采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；利用电子束蒸发工艺淀积金属W，形成源漏接触；利用选择性刻蚀工艺刻蚀掉指本文档来自技高网...

【技术保护点】
一种基于直接带隙改性Ge沟道的PMOS器件的制备方法，其特征在于，包括：S101、选取晶面为(100)、掺杂浓度为1×10

【技术特征摘要】
1.一种基于直接带隙改性Ge沟道的PMOS器件的制备方法，其特征在于，包括：S101、选取晶面为(100)、掺杂浓度为1×1015～9×1015cm-3的单晶Si衬底为初始材料；S102、利用化学气相淀积工艺，在275℃～325℃下在所述单晶Si衬底上生长厚度为50nm第一Ge层；S103、在500℃～600℃下，在所述第一Ge层上利用CVD工艺以AsH3作为n型杂质淀积900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在75℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、在250℃～300℃下，采用原子层淀积工艺淀积厚度为3nm的HfO2材料作为栅介质层；S107、采用反应溅射系统淀积厚度为110nmTaN材料作为栅极层；S108、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成栅极；S109、在所述第二Ge层和所述栅极表面淀积厚度为10nm的SiO2材料；S110、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S111、采用选择性刻蚀工艺刻蚀掉异于所述栅极表面的部分所述SiO2材料和所述Si3N4材料，在所述栅极表面形成牺牲保护层；S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；S113、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S114、去除表面光刻胶；S115、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S116、利用离子注入工艺在所述Si0.5Ge0.5材料内注入BF2+形成源漏区；S117、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述牺牲保护层；S118、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S119、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成源漏接触；S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述基于直接带隙改性Ge沟道的PMOS器件。2.一种基于直接带隙改性Ge沟道的PMOS器件，其特征在于，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si0.5Ge0.5层、GeO2钝化层、HfO2栅介质层、TaN栅极层；其中，所述P...

【专利技术属性】
技术研发人员：蒋道福，宋建军，苗渊浩，胡辉勇，宣荣喜，张鹤鸣，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61