半导体存储器装置及其操作方法制造方法及图纸

半导体存储器装置及其操作方法。本公开涉及一种操作包括共享一条块字线的至少两个存储器块的半导体存储器装置的方法。该方法包括以下步骤：将擦除电压施加至共同地联接至所述存储器块的源极线，所述存储器块中的一个是被选存储器块；以及当擦除电压被施加至源极线时，将第一电压施加至块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，第一电压高于使联接至块字线的通道晶体管导通的导通电压，并且其中，第三电压根据第一电压的电平将包括在未选存储器块中的局部字线浮置。

【技术实现步骤摘要】
半导体存储器装置及其操作方法
本专利技术的各种实施方式总体上涉及电子装置，更具体地讲，涉及一种半导体存储器装置及其操作方法。
技术介绍
存储器系统已被广泛用作诸如计算机、数字相机、MP3播放器和智能电话的数字装置的数据存储装置。存储器系统可包括存储数据的半导体存储器装置以及控制存储器装置的控制器。数字装置可作为存储器系统的主机来操作，并且控制器可在主机和半导体存储器装置之间传送命令和数据。半导体存储器装置是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体具体实现的存储器装置。半导体存储器装置被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置在断电时丢失所存储的数据。易失性存储器装置的示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置保持所存储的数据，而与通电/断电条件无关。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(本文档来自技高网...

【技术保护点】
一种用于操作半导体存储器装置的方法，该半导体存储器装置包括共享一条块字线的至少两个存储器块，该方法包括以下步骤：将擦除电压施加至共同地联接至所述存储器块的源极线，所述存储器块中的一个是被选存储器块；以及当所述擦除电压被施加至所述源极线时，将第一电压施加至所述块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，所述第一电压高于使联接至所述块字线的通道晶体管导通的导通电压，并且其中，所述第三电压根据所述第一电压的电平将包括在所述未选存储器块中的局部字线浮置。

【技术特征摘要】
2016.06.24 KR 10-2016-0079603;2016.09.26 KR 10-2011.一种用于操作半导体存储器装置的方法，该半导体存储器装置包括共享一条块字线的至少两个存储器块，该方法包括以下步骤：将擦除电压施加至共同地联接至所述存储器块的源极线，所述存储器块中的一个是被选存储器块；以及当所述擦除电压被施加至所述源极线时，将第一电压施加至所述块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，所述第一电压高于使联接至所述块字线的通道晶体管导通的导通电压，并且其中，所述第三电压根据所述第一电压的电平将包括在所述未选存储器块中的局部字线浮置。2.根据权利要求1所述的方法，该方法还包括以下步骤：将低于所述第一电压的第二电压施加至所述块字线，并且当经过预定时间时，根据所述第二电压将第四电压施加至所述全局字线以将包括在所述未选存储器块中的所述局部字线浮置。3.根据权利要求2所述的方法，其中，所述第二电压具有使联接至所述块字线的所述通道晶体管导通的电平。4.根据权利要求2所述的方法，其中，所述第一电压比所述第二电压高预定电压电平。5.根据权利要求2所述的方法，其中，所述第四电压低于所述第三电压。6.根据权利要求4所述的方法，其中，所述第四电压比所述第三电压低所述预定电压电平。7.根据权利要求1所述的方法，该方法还包括以下步骤：在将所述第三电压施加至所述未选存储器块的所述全局字线的同时，将所述第三电压施加至所述未选存储器块的源极选择线和漏极选择线。8.一种半导体存储器装置，该半导体存储器装置包括：共享一条块字线的至少两个存储器块；外围电路，该外围电路适用于对所述存储器块中的被选存储器块执行擦除操作；以及控制电路，该控制电路适用于控制所述外围电路以在擦除电压被施加至共同地联接至所述存储器块的源极线时，将第一电压施加至所述块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，所述第一电压高于使联接至所述块字线的通道晶体管导通的导通电压，并且其中，所述第三电压根据所述第一电压的电平将包括在所述未选存储器块中的局部字线浮置。9.根据权利要求8所述的半导体存储器装置，其中，所述控制电路还控制所述外围电路以将低于所述...

【专利技术属性】
技术研发人员：李熙烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR