基于单元电流的位线电压制造技术

公开了用于读取电平确定的装置、系统、方法和计算机程序产品。非易失性存储单元块具有多个位线。用于块的控制器被配置成用于使用针对所述位线的第一读取电平来对存储单元集合执行第一读取。控制器被配置成用于至少部分地基于第一读取来确定针对所述位线的至少一部分的第二读取电平。控制器被配置成用于使用针对位线的至少一部分的第二读取电平来对存储器集合执行第二读取。

Bit line voltage based on unit current

The devices, systems, methods and computer program products for reading level determination are disclosed. A nonvolatile memory cell block has multiple bit lines. The controller used for the block is configured to perform first reading of the storage unit set using the first read level for the bit line. The controller is configured to at least partially determine a second reading level for at least part of the bit line based on the first read. The controller is configured to perform a second reading of the memory set using a second read level for at least part of the bit line.

【技术实现步骤摘要】
基于单元电流的位线电压
在各种实施例中，本公开涉及存储设备并且更具体地涉及存储设备的基于单元电流的位线电压。
技术介绍
许多数据存储设备(诸如闪存设备)将数据存储在非易失性介质的单元中。每个单元的物理特性(诸如存储电荷、电压、材料相、电阻、磁化等)是可变的以便对数据进行编码。单元的物理特性可以跨可以被划分为离散状态的范围是可变的，从而使得不同的状态对应于不同的数据值。读出单元的物理特性是否满足在其范围内的一个或多个读取阈值(例如，电压阈值、电阻率阈值等)确定了单元的状态，因此允许恢复存储的数据值。由于单元损坏、电荷泄露、温度效应、来自附近单元的干扰、制造差异等，单元的数据编码物理特性可以随着时间的推移而发生变化。例如，用于读出单元的状态的电平可能在单元之间变化。随着存储密度的增加，特征尺寸缩小，从而使得单元更易于受到这种差异的影响。
技术实现思路
呈现了用于读取电平确定的装置。在一个实施例中，非易失性存储单元块具有多个位线。在某些实施例中，用于块的控制器被配置成用于使用针对所述位线的第一读取电平来对存储单元集合执行第一读取。在一个实施例中，控制器被配置成用于至少部分地基于第一读取来确定针对位线的至少一部分的第二读取电平。在一些实施例中，控制器被配置成用于使用针对位线的至少一部分的第二读取电平来对存储器集合执行第二读取。呈现了用于读取电平确定的方法。在一个实施例中，一种方法包括对存储器单元执行伪读取。在另一个实施例中，一种方法包括至少部分地基于伪读取来确定针对存储器单元的位线的位线输入。在某些实施例中，一种方法包括使用所确定的位线输入来对存储器单元执行读取。在一个实施例中，用于读取电平确定的装置包括用于对非易失性存储器介质的单元执行读取以便确定所述单元的单元电流的装置。在某些实施例中，装置包括用于基于所确定的针对单元的单元电流来确定针对与所述单元相对应的多个位线的位线电压的装置。在一些实施例中，装置包括用于使用所确定的针对多个位线的位线电压来对单元执行第二读取的装置。附图说明以下参照在附图所展示的特定实施例来包括更具体的描述。应该理解，这些附图仅描绘了本公开的某些实施例并且因此不应被认为是限制其范围，通过使用附图利用另外的特定性和细节来描述和解释本公开，在附图中：图1A是示意框图，展示了用于读取电平确定的系统的一个实施例；图1B是示意框图，展示了用于读取电平确定的系统的另一个实施例；图2是示意框图，展示了存储单元串的一个实施例；图3是示意框图，展示了存储单元阵列的一个实施例；图4A是框图，展示了具有两个平面的存储器结构的一个实施例；图4B展示了存储器单元块的一部分的顶视图的一个实施例；图4C展示了存储器单元块的一部分的横截面视图的一个实施例；图4D展示了选择栅层和字线层的视图的一个实施例；图4E展示了垂直存储器单元列的横截面视图的一个实施例；图5是示意框图，展示了读取电平确定部件的一个实施例；图6是示意框图，展示了读取电平确定部件的进一步实施例；图7是示意流程图，展示了用于读取电平确定的方法的一个实施例；图8是示意流程图，展示了用于读取电平确定的方法的进一步实施例；图9A是曲线图，展示了3D存储器阵列的接通电流变化的一个实施例；图9B是曲线图，展示了3D存储器阵列中的调整电压应用的一个实施例；图10A是曲线图，展示了字线上的存储器单元集合的接通电流变化的一个实施例；图10B是曲线图，展示了不同字线的存储器单元集合的接通电流变化的一个实施例；图10C是曲线图，展示了不同字线上的存储器单元之间的接通电流相关性的一个实施例；图10D是曲线图，展示了在许多编程/擦除循环之后，字线上的存储器单元集合的接通电流变化的一个实施例；图10E是曲线图，展示了存储器单元集合的接通电流变化的一个实施例；图10F是曲线图，展示了不同字线上的存储器单元之间的接通电流相关性的一个实施例；图10G是曲线图，展示了在许多编程/擦除循环之后，不同字线上的存储器单元之间的接通电流相关性的一个实施例；图11是曲线图，展示了相比于位线电压的接通单元电流的一个实施例；图12A是示意框图，展示了存储器孔的一个实施例；以及图12B是示意框图，展示了存储器孔的另一个实施例。具体实施方式本公开的各方面可以具体化为装置、系统、方法或计算机程序产品。因此，本公开的各方面可以采取如下形式：完全硬件实施例、完全软件实施例(包括固件、驻留软件、微代码等)或将软件和硬件方面相结合的实施例，在此通常可以被称为“电路”、“模块”、“装置”或“系统”。而且，本公开的各方面可以采取在一个或多个非瞬态计算机可读存储介质中具体化的计算机程序产品的形式，所述计算机可读存储介质存储有计算机可读和/或可执行程序代码。本说明书中所描述的功能单元中的许多功能单元已经被标记为模块，以便更具体地强调其实现独立性。例如，模块可以实现为包括定制VLSI电路或门阵列、成品半导体(诸如逻辑芯片、晶体管或其他离散部件)的硬件电路。模块还可以在可编程硬件设备中实现，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。模块还可以至少部分地在由各种类型的处理器执行的软件中实现。例如，可执行代码的识别模块可以包括一个或多个计算机指令的物理或逻辑块，其可以例如被组织为对象、进程或函数。然而，识别模块的可执行代码不必在物理上定位在一起，而是可以包括存储在不同位置中的不同指令，当逻辑上结合在一起时，这些指令包括模块并且实现所述模块的所阐述的目的。的确，可执行代码的模块可以包括单个指令、或许多指令，并且甚至可以在若干不同的代码段上、不同程序之中、跨若干存储器设备而分布。当以软件实现模块或模块的多个部分时，软件部分可以存储在一个或多个计算机可读和/或可执行存储介质上。可以采用一个或多个计算机可读存储介质的任意组合。计算机可读存储介质可以包括例如但不局限于电、磁、光、电磁、红外或者半导体系统、装置或者设备、或者前述的任何适当的组合，但将不包括传播信号。在本文的上下文中，计算机可读和/或可执行存储介质可以是任何可以包含或存储程序的有形介质和/或非瞬态介质，所述程序可以被指令执行系统、装置、处理器或设备使用或者与其结合使用。可以以一种或多种编程语言的任意组合来编写用于实施本公开的各方面的操作的计算机程序代码，所述编程语言包括面向对象的编程语言(诸如Python、Java、Smalltalk、C++、C#、对象C等)、常规的程序化编程语言(诸如“C”编程语言、脚本编程语言、和/或其他类似的编程语言)。程序代码可以通过数据网络等部分地或者全部在用户的计算机和/或远程计算机或服务器中的一项或多项上执行。如在此使用的部件包括有形的、物理的、非瞬态设备。例如，部件可以被实现为包括定制VLSI电路、门阵列、或其他集成电路的硬件逻辑电路；成品半导体(诸如逻辑芯片、晶体管或其他离散设备；和/或其他机械或电气设备。部件还可以在可编程硬件设备中实现，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。部件可以包括通过印刷电路板(PCB)等的电导线与一个或多个其他部件进行电通信的一个或多个硅集成电路设备(例如，芯片、裸片、裸片平面、封装体)或其他离散电气设备。在某些实施例中，在此描述的模块中的每个模块可以可替代地由部件体现或者本文档来自技高网...

【技术保护点】
一种装置，包括：非易失性存储单元块，所述非易失性存储单元块包括多个位线；以及控制器，所述控制器用于所述块，所述控制器被配置成：使用所述位线的第一读取电平来对存储单元集合执行第一读取；至少部分地基于所述第一读取来确定所述位线的至少一部分的第二读取电平；以及使用所述位线的至少一部分的所述第二读取电平来对所述存储单元集合执行第二读取。

【技术特征摘要】
2016.06.13 US 15/181,3461.一种装置，包括：非易失性存储单元块，所述非易失性存储单元块包括多个位线；以及控制器，所述控制器用于所述块，所述控制器被配置成：使用所述位线的第一读取电平来对存储单元集合执行第一读取；至少部分地基于所述第一读取来确定所述位线的至少一部分的第二读取电平；以及使用所述位线的至少一部分的所述第二读取电平来对所述存储单元集合执行第二读取。2.如权利要求1所述的装置，其中，所述控制器被配置成：在所述第一读取期间判定所述存储单元集合中的哪些存储单元具有所述位线上未能满足感测阈值的单元电流；以及在所述第二读取期间使用所确定的存储单元的位线的所述第二读取电平。3.如权利要求2所述的装置，其中，所述第二读取电平大于所述第一读取电平，从而使得在所述第二读取期间，所述所确定的存储单元的至少一部分的所述单元电流增大。4.如权利要求1所述的装置，其中，所述控制器包括错误校正码解码器，所述错误校正码解码器被配置成使用来自所述第一读取的数据来纠正来自所述第二读取的数据中的一个或多个数据错误。5.如权利要求1所述的装置，其中，所述控制器包括非易失性存储设备的硬件，所述非易失性存储设备包括所述非易失性存储单元块。6.如权利要求5所述的装置，其中，所述非易失性存储设备的所述硬件包括存储控制器，所述存储控制器与非易失性存储设备的多个半导体芯片通信，所述半导体芯片之一包括所述非易失性存储单元块。7.如权利要求5所述的装置，其中，所述非易失性存储设备的所述硬件包括与所述非易失性存储单元块相同的半导体芯片上的状态机。8.如权利要求1所述的装置，其中，所述控制器包括用于非易失性存储设备的设备驱动程序，所述非易失性存储设备包括所述非易失性存储单元块，所述设备驱动程序包括存储所述控制器的可执行代码的非瞬态计算机可读存储介质。9.一种方法，包括：对存储器单元执行伪读取；至少部分地基于所述伪读取来确定所述存储器单元的位线的位线输入；以及使用所确定的位线输入来对所述存储器单元执行读取。10.如权利要求9所述的方法，其中，对包括多个存储器单元的多个字线执行多次伪读取；确定所述位线输入包括确定与所述...

【专利技术属性】
技术研发人员：B雷，GJ赫明克，M东加，B拉加莫哈南，C陈，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US