在感测存储单元时测量电流的方法和装置制造方法及图纸

装置和方法感测或测量输入电流，例如指示存储单元逻辑状态的电流。感测电路包括放大器、电容器、电流源电路、时钟控制比较器和时钟计数器。电流源电路操作为对比较器的输出作出响应，以在各充电和放电间隔期间向电容器提供电流或从中提取电流。时钟控制计数器中的计数由电容器电压和参考电压的周期性比较而产生，因此与存储单元的逻辑状态有关。充电期间提供电流的幅度小于放电期间提取的幅度，这允许使用较小的计数器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电流测量。例如，可以测量电流来感测基于电阻的存储器件诸如磁阻随机存取存储器(MRAM)器件的状态，它们将逻辑值存储为存储单元的电阻状态。
技术介绍
图1示出基于电阻的存储器阵列结构的一个实例，称为交叉点阵列。存储器阵列8包括多条行线6，与多条列线12正交排列。每条行线通过各自的电阻存储单元14连接到各条列线。每个存储单元的电阻值存储两个或更多个逻辑值中的一个，根据将其编程为显示多个电阻值中的哪一个而定。具有连接到行线和列线的电阻单元14的交叉点阵列的特点是，在阵列中没有存储单元存取晶体管。MRAM器件是实现基于电阻的存储器的一种方法。在MRAM中，每个电阻存储单元通常包括插接(pinned)磁层、感测磁层以及插接层和感测层之间的隧道阻挡层。插接层具有固定的磁校准，而感测层的磁校准可编程为不同方向。单元的电阻根据感测层的校准而改变。用一个电阻值例如较高值来表示逻辑“1”，而用另一个电阻值例如较低值来表示逻辑“0”。通过感测存储单元的各个电阻值并将这样感测的电阻值解释为存储数据的逻辑状态，来读取存储的数据。对于二进制逻辑状态的感测，不必知道存储单元电阻的绝对幅度，只需知道电阻是大于还是小于在逻辑1和逻辑0电阻值中间的某个阈值即可。不过，感测MRAM存储元件的逻辑状态很困难，因为MRAM器件的技术有多种限制。在已寻址单元的列线上感测MRAM单元电阻。为了感测该单元，通常将连接到该单元的行线接地，而将其余的行线和列线保持在特定电压。减少或消除存储器单元中的晶体管易于降低对单元面积的要求，增加存储密度并降低成本。如上所述的交叉点阵列的单元不包括晶体管。这是通过使每个电阻元件始终与各自的行线和列线保持电连接来实现的。结果，当感测一个存储器单元时，由通过已寻址行线中其它存储单元的有效寄生电流通路对其进行分流。在常规MRAM器件中，高电阻状态具有的电阻大约为1MΩ。处于低电阻状态的元件具有的电阻大约为950KΩ。由此逻辑1和逻辑0之间的差值电阻通常大约为50KΩ或大约5％的缩放比例。相应地，感测的MRAM器件上的感测电压以逻辑1和逻辑0状态之间的大约5％的缩放比例变化。感测MRAM电阻的一个方法是将对应于感测电压的电流在时间上积分，并对所得的被积函数电压进行采样。这是通过将电压加到跨导放大器的输入并用电容器累积由放大器输出的电流来实现的。图2示出了在这种电容器上电压随时间的理论变化。电容器电压Vcap从初始电压Vinit上升到参考电压Vref所用的间隔期间tm与加到跨导放大器输入的电压有关。常规的感测技术对Vcap和Vref进行比较，允许Vcap增加，直到Vcap超过Vref为止，然后使电容器放电，直到Vcap再次低于Vref为止。可对指示比较结果的脉冲进行计数，以测量感测电压，该电压又指示元件的电阻状态。但在采样周期期间累积了大计数时，就会产生问题。
技术实现思路
本专利技术提供了设置充电和放电间隔期间提供给电容器的电流以影响计数的技术。根据本专利技术的示范性实施例，MRAM单元逻辑状态是通过将存储单元配置成在该单元上形成与该单元电阻有关的感测电压来感测的。将感测电压加到跨导放大器的输入上，该跨导放大器输出与感测电压有关的感测电流。对感测电流在时间上积分，以测量感测电压。在积分期间，感测电流与正电流或负电流交替相加。与放大的感测电流相加的正电流使电容器充电，直到它超过参考电压为止，然后与放大的感测电流相加的负电流使电容器放电，直到它再次低于参考电压为止。将脉冲周期性地提供给数字计数器，当电容器超过参考电压时提供UP(升)计数脉冲，而当参考电压超过电容器上的电压时提供DOWN(降)计数脉冲。通过在初始化计数器后的已知时间间隔对数字计数器的计数值与阈值进行比较，可以确定被感测MRAM单元的逻辑状态。如果正电流的幅度保持在低于负电流，即IUP＜IDOWN，则通过减少每个采样周期上的计数来改进计数器的范围。根据以下结合附图的详细说明，可以更清晰地理解本专利技术的这些和其它特性和优点。附图说明图1示出使用交叉点结构的部分常规MRAM器件；图2示出按照感测MRAM单元电阻的一种方法的积分电压的理想时间和电压图；图3示出部分磁随机存取存储器件；图4示出在单元感测期间图3器件的一部分；图5A示出本专利技术感测电路的方框图；图5B是图5A中感测电路的一组定时图；以及图6示出按照本专利技术的示范性实施例包括具有感测电路的存储器件的数字处理系统。具体实施例方式在本专利技术的示范性实施例中，在连接到电容器的放大器上接收表示电阻存储单元的已编程电阻状态的信号。电容器还连接到比较器，比较器连接到参考电压源并受时钟控制。比较器的输出连接到一对开关。第一开关将正电流源连接到电容器，而第二开关将负电流源连接到电容器。比较器输出备选地可连接到单个开关，该开关既连接到正电流源又连接到负电流源，并可在正负电流源之间切换。与放大器的感测电流结合的正电流使电容器充电，而与感测电流结合的负电流使电容器放电。比较器的输出还连接到也由时钟控制的升/降计数器。电流源电路包括正电流源、负电流源和开关。正电流的量保持在低于负电流的量，即IUP＜IDOWN。升/降计数器含有在存储单元的采样周期上获得的数字值。图3示意性示出了根据本专利技术示范性实施例的存储器件5的一部分。图3所示电路可全部集成在一个衬底上。电阻存储单元的交叉点阵列配置成使特定存储单元的电阻可由感测电压来表示。器件5包括MRAM单元14的阵列8、多条隔开的导电行线6以及多条隔开的导电列线12。多条行线6基本上与多条列线12正交地放置，在各交叉处定义了多个重叠区域。在其它实施例中，行线和列线可以相互倾斜隔开的关系放置。每条行线由各自的MRAM电阻单元14连接到每条列线。多个开关器件51(通常用晶体管来实现)各连接到一条行线6、第一恒定电位源(地)20以及第二恒定电位源(阵列电压Va)24。控制电路61包括行解码器，并如虚线62所示连接到各开关器件51。开关器件51适于在控制电路61的控制下将行线6交替连接到地20和电压源Va24。控制电路61将各个开关器件51保持在默认的行线接地状态。开关器件52示出了在读周期期间选中行54时开关器件51的状态。多个感测电路50分别连接到列线12。电源(未示出)提供电压源，它维持电路工作的各种电位。电源定义了三种电位，包括地电位20、电路元件的工作电压Vcc以及如上述连接的电压Va24。在一个实现中，电压Va24大约为5伏。在图4中，选中的行线54显示为由选中的开关器件52连接到电压Va24。还示出了多条列线12中的特定已寻址列线30。还示出了连接着选中行线54和特定列线30的被感测存储单元38的第一端。各感测电路130操作上连接到列线30，用以感测列线30相对地20的电压。如图所示，寄生通路存储单元(例如34、40、42、44、46，它们构成多个存储单元14的子集)连接在列线30和各多条行线6之间。除了连接到被感测单元38的行线之外，各条行线6都由各自的开关器件51接地。这样，由与被感测的特定电阻单元38串联的寄生通路单元例如34、40、42、44、46的并联组合就形成了分压器。列线30定义了寄生通路单元和被感测单元38之间的感测节点。列线30的感测电压连接到感测电路130。在本文档来自技高网...

【技术保护点】
一种测量输入电流的方法，包括：在包括交替充电和放电间隔的采样周期期间在电容元件上接收所述输入电流；在每个充电间隔期间，在所述电容元件上接收正偏流，直到所述电容元件上的电压超过参考电压为止；在每个放电间隔期间，在所述电 容元件上接收负偏流，直到所述电容元件电压小于所述参考电压为止，所述负偏流的幅度超过所述正偏流的幅度；以及获得指示所述电容元件的电压超过所述参考电压的所述采样周期的比例的计数，所述计数是所述输入电流的量度。

【技术特征摘要】
【国外来华专利技术】US 2003-6-10 10/457,3661.一种测量输入电流的方法，包括在包括交替充电和放电间隔的采样周期期间在电容元件上接收所述输入电流；在每个充电间隔期间，在所述电容元件上接收正偏流，直到所述电容元件上的电压超过参考电压为止；在每个放电间隔期间，在所述电容元件上接收负偏流，直到所述电容元件电压小于所述参考电压为止，所述负偏流的幅度超过所述正偏流的幅度；以及获得指示所述电容元件的电压超过所述参考电压的所述采样周期的比例的计数，所述计数是所述输入电流的量度。2.一种测量输入电流的方法，包括在包括交替充电和放电间隔的采样周期期间在电容元件上接收所述输入电流，所述输入电流具有低值和高值其中之一；在每个充电间隔期间，在所述电容元件上接收正偏流，直到所述电容元件上的电压超过参考电压为止，所述正偏流设置成对于所述输入电流具有所述低值的采样周期而言所述计数为零，而对于所述输入电流具有所述高值的采样周期而言所述计数大于零；在每个放电间隔期间，在电容元件上接收负偏流，直到所述电容元件电压小于所述参考电压为止，所述负偏流的幅度超过所述正偏流的幅度，所述正负偏流的幅度平均值近似等于所述低值或所述高值；以及获得指示所述电容元件的电压超过所述参考电压的所述采样周期的比例的计数，所述计数是所述输入电流的量度。3.一种感测存储单元逻辑状态的方法，包括将计数器的计数值预置为预置计数值；在第一多个时间间隔期间用充电电流对电容器充电，当所述电容器的周期测试指示其上的第一电压超过阈值电压时，所述第一多个时间间隔的每个时间间隔终止，所述充电电流包括指示所述存储单元逻辑状态的输入电流和正偏流；在第二多个时间间隔期间用放电电流对所述电容器放电，当所述电容器的周期测试指示其上的第二电压低于所述阈值电压时，所述第二多个时间间隔的每个时间间隔终止，所述放电电流包括所述输入电流和幅度大于所述正偏流的负偏流；以及在所述第一多个时间间隔期间周期性递增所述计数器，而在所述第二多个时间间隔期间周期性递减所述计数器，以获得净计数值，所述净计数值指示所述存储单元的逻辑状态。4.如权利要求3所述的感测存储单元状态的方法，其中所述周期性递增所述计数器包括在所述第一多个时间间隔的每个时间间隔期间递增一次所述计数器。5.如权利要求3所述的感测存储单元状态的方法，其中所述周期性递减所述计数器包括在所述第二多个时间间隔的每个时间间隔期间递减一次所述计数器。6.如权利要求3所述的感测存储单元状态的方法，其中所述存储单元包括MRAM存储单元。7.一种感测MRAM存储单元电阻状态的感测电路，包括跨导放大器，其输入连接到所述MRAM存储单元电阻元件的一端，而输出连接到节点；电容器，其第一极板连接到所述节点，而第二极板连接到恒定电位源；比较电路，其具有连接到所述节点的第一输入、连接到第一时钟信号的第二输入、连接到电压参考源的第三输入、第一输出和第二输出，所述第二输出处于和所述第一输出相反的逻辑状态；电流源，其输出连接到所述节点，所述电流源适于通过所述电流源的所述输出交替地向所述节点提供电流或从中吸收电流，所述电流源还包括第一开关和第二开关，其中所述第一开关连接到所述比较器的所述第一输出，而所述第二开关连接到所述比较器的所述第二输出，所述第一开关响应于所述比较器的所述第一输出打开或闭合，而所述第二开关响应于所述比较器的所述第二输出打开或闭合，并且其中所述第一开关和所述第二开关的所述打开和闭合控制着在特定时间所述电流源是提供电流还是吸收电流；以及计数器电路，其第一输入连接到所述节点，第二输入连接到第二时钟信号，而输出适于输出数字计数值。8.如权利要求7所述的感测MRAM存储单元电阻状态的感测电路，其中所述计数器电路还包括连接到预置信号源的第三输入。9.如权利要求7所述的感测MRAM存储单元电阻状态的感测电路，还包括模拟预置电路，所述模拟预置电路的输出连接到所述第一节点，用以在所述电容器上建立预置电压。10.如权利要求7所述的感测MRAM存储单元电阻状态的感测电路，其中所述电流源操作为以比提供电流大的幅度吸收电流。11.如权利要求7所述的感测MRAM存储单元电阻状态的感测电路，其中所述跨导放大器适于在所述跨导放大器的所述输出产生输出电流，所述输出电流与在所述跨导放大器的所述输入上施加的输入电压在函数上相关。12.如权利要求10所述的感测MRAM存储单元电阻状态的感测电路，其中所述电流源的所述吸收近似等于所述电流源的所述提供加上所述跨导放大器的所述输出。13.一种感测MRAM存储单元电阻状态的感测电路，包括跨导放大器，其输入连接到所述MRAM存储单元电阻元件的一端，而输出连接到节点；电容器，其第一极板连接到所述节点，而第二极板连接到恒定电位源；比较电路，其具有连接到所述节点的第一输入、连接到第一时钟信号的第二输入、连接到电压参考源的第三输入、第一输出和第二输出，所述第二输出处于和所述第一输出相反的逻辑状态；电流源，其输出连接到所述节点，所述电流源适于通过所述电流源的所述输出交替地向所述电容器提供电流或从中提取电流，所述电流源还包括第一开关和第二开关，其中所述第一开关连接到所述比较器的所述第一输出，而所述第二开关连接到所述比较器的所述第二输出，所述第一开关响应于所述比较器的所述第一输出打开或闭合，而所述第二开关响应于所述比较器的所述第二输出打开或闭合，并且其中所述第一开关和所述第二开关的所述打开和闭合控制着在特定时间所述电流源是提供电流还是提取电流，其中电流的所述提供近似等于电流的所述提取加上所述跨导放大器的所述输出；以及计数器电路，其第一输入连接到所述节点，第二输入连接到第二时钟信号，而输出适于输出数字计数值。14.如权利要求13所述的感测MRAM存储单元电阻状态的感测电路，其中所述电流源操作为以比提取电流小的幅度提供电流。15.一种感测MRAM存储单元电阻状态的感测电路，包括跨导放大器，其输入连接到所述MRAM存储单元电阻元件的一端，而输出连接到节点，所述输出提供感测电流；电容器，其第一极板连接到所述节点，而第二极板连接到恒定电位源；比较电路，其具有连接到所述节点的第一输入、连接到第一时钟信号的第二输入、连接到电压参考源的第三输入、第一输出和第二输出，所述第二输出处于和所述第一输出相反的逻辑状态；电流源，其输出连接到所述节点，所述电流源适于通过所述电流源的所述输出交替地向所述节点提供正电流或负电流，所述电流源还包括第一开关和第二开关，其中所述第一开关连接到所述比较器的所述第一输出，而所述第二开关连接到所述比较器的所述第二输出，所述第一开关响应于所述比较器的所述第一输出打开或闭合，而所述第二开关响应于所述比较器的所述第二输出打开或闭合，并且其中所述第一开关和所述第二开关的所述打开和闭合控制着在特定时间所述感测电流是与所述正电流结合还是与所述负电流结合；以及计数器电路，其第一输入连接到所述节点，第二输入连接到第二时钟信号，而输出适于输出数字计数值。16.如权利要求15所述的感测MRAM存储单元电阻状态的感测电路，其中所述电流源操作为以比提供电流大的幅度吸收电流。17.如权利要求15所述的感测MRAM存储单元电阻状态的感测电路，其中所述正电流连接到电源电压。18.如权利要求15所述的感测MRAM存储单元电阻状态的感测电路，其中所述负电流连接到第二恒定电位源。19.一种感测电路，包括输入信号电路，其提供输入电流；电容元件，其在包括交替充电和放电间隔的采样周期期间接收...

【专利技术属性】
技术研发人员：JR贝克，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]