半导体装置制造方法及图纸
Semiconductor device
The present invention provides a semiconductor device, which comprises an insulating layer on a substrate; a first channel pattern, which is located in the insulating layer, the insulating layer and the contact; second channel pattern, which is located in the first channel pattern and each other horizontally spaced; gate pattern, which is located in the insulating layer, and surrounded by second channel pattern; and between each of the second channel pattern of the source / drain pattern.
【技术实现步骤摘要】
半导体装置相关申请的交叉引用本申请要求于2016年6月7日在韩国知识产权局提交的韩国专利申请No.10-2016-0070494的优先权，该申请的公开以引用方式全文并入本文中。
本专利技术构思的示例实施例涉及半导体装置，并且例如，至少一些示例实施例涉及包括环绕栅极(GAA)结构的半导体装置。
技术介绍
具有高性能、小尺寸和/或低制造成本特性的半导体装置已用于电子工业中。半导体装置可分为用于存储逻辑数据的半导体存储器装置、用于计算逻辑数据的半导体逻辑装置和包括存储器元件和逻辑元件的混合半导体装置。随着电子工业的高度发展，对高速度、高可靠性和多功能的半导体装置的需求增加了。为了满足半导体装置的这些特性，半导体装置高度集成并且半导体装置中的内部结构也高度复杂化。
技术实现思路
根据本专利技术构思的示例实施例，一种半导体装置可包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。根据本专利技术构思的示例实施例，一种半导...
【技术保护点】
一种半导体装置，包括：衬底上的绝缘层；绝缘层上的第一沟道图案，所述第一沟道图案接触绝缘层；第一沟道图案上的第二沟道图案，所述第二沟道图案彼此水平地间隔开；绝缘层上的栅极图案，所述栅极图案包围所述第二沟道图案；以及第二沟道图案之间的源极/漏极图案。
【技术特征摘要】
2016.06.07 KR 10-2016-00704941.一种半导体装置，包括：衬底上的绝缘层；绝缘层上的第一沟道图案，所述第一沟道图案接触绝缘层；第一沟道图案上的第二沟道图案，所述第二沟道图案彼此水平地间隔开；绝缘层上的栅极图案，所述栅极图案包围所述第二沟道图案；以及第二沟道图案之间的源极/漏极图案。2.根据权利要求1所述的半导体装置，其中，栅极图案包括：导电图案，其位于第一沟道图案的顶表面和侧壁上以及第二沟道图案的顶表面、底表面和侧壁上；以及栅极绝缘层，其位于导电图案与第一沟道图案和第二沟道图案之间。3.根据权利要求1所述的半导体装置，其中，栅极绝缘层在绝缘层的顶表面上延伸。4.根据权利要求1所述的半导体装置，还包括：栅极图案与源极/漏极图案之间的间隔件，间隔件通过介于它们之间的对应的一个第二沟道图案彼此竖直地间隔开。5.根据权利要求4所述的半导体装置，其中，间隔件包括：第一间隔件，其选择性地位于第一沟道图案与最下面的第二沟道图案之间和第二沟道图案之间，以及第二间隔件，其位于最上面的第二沟道图案上，第二间隔件在一方向上延伸。6.根据权利要求1所述的半导体装置，其中，第一沟道图案介于绝缘层与源极/漏极图案之间。7.根据权利要求6所述的半导体装置，其中，第一沟道图案包括源极/漏极图案下方的第一部分和第二沟道图案下方的第二部分，其中，第一部分的厚度小于第二部分的厚度。8.根据权利要求6所述的半导体装置，其中，第一沟道图案包括源极/漏极图案下方的第一部分和第二沟道图案下方的第二部分，其中，第一部分的厚度实质上等于第二部分的厚度。9.根据权利要求1所述的半导体装置，其中，源极/漏极图案接触第一沟道图案和第二沟道图案。10.一种半导体装置，包括：衬底上的绝缘层；沟道图案，其位于绝缘层上并且彼此竖直地间隔开，...
【专利技术属性】
技术研发人员：梁正吉，裴东一，裴金钟，宋昇珉，李钟昊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。