一种栅控晶闸管器件制造技术

本发明专利技术提供了一种栅控晶闸管器件，属于功率器件技术领域。本发明专利技术自下而上包括依次层叠设置的金属阳极、第一导电类型半导体掺杂衬底，第二导电类型半导体掺杂外延层，所述第二导电类型半导体掺杂外延层的上表面设置有金属阴极和绝缘栅，所述第二导电类型半导体掺杂外延层的顶层两端分别设置有第一导电类型半导体掺杂阱区，第二导电类型半导体掺杂阱区和第一导电类型半导体重掺杂区，所述第二导电类型半导体掺杂阱区中掺杂有深能级杂质。基于本发明专利技术器件结构能够大幅度提高了栅控晶闸管的电流上升率，同时也提升了栅控晶闸管的关断能力。

【技术实现步骤摘要】
一种栅控晶闸管器件
本专利技术属于功率器件
，具体涉及一种栅控晶闸管器件。
技术介绍
电容式能量存储器具有稳定的能量存储、高功率密度和高传输速度等优点，在具有高瞬时功率的脉冲功率系统中，系统的能源供给通常由电容式能量存储提供。脉冲宽度是由电路的时间常数决定的，因此电容式能量存储器需要足够低的负载阻抗以产生短脉冲大电流，从而实现脉冲功率系统中的高电流上升速率。火花隙等传统开关器件具有开关速率低、使用寿命短和效率低下等缺点，而固体开关器件因其优越轻便性、低成本和高效率等特点在脉冲功率系统中得到了应用。栅控晶闸管(MOSControlledTryristor，MCT)具有高电导调制效应与极低的导通电阻，因此栅控晶闸管器件在脉冲放电应用中具有明显的优势。但是在短脉冲操作中，特别是在快速开启时，器件有可能来不及达到导通状态以泄放脉冲能量，无法完成操作。或者因为泄放时间较长，器件同时经受高电压和大电流，导致结温升高，即使进入导通状态开始泄放脉冲能量，也会因为过热导致过早失效。当栅控晶闸管应用在脉冲放电电路中时，需要器件能够承受具有高电流上升率(di/dt)的浪涌电流。现有技术中通常采用增加N阱和P阱的浓度梯度来有效提高栅控晶闸管高电流上升率能力。这一方法中增加N阱浓度梯度能够在三极管发射区形成对少子空穴的减速场，阻止基区的空穴往发射区扩散，增大发射极注入效率；而增加P阱浓度梯度，在三极管基区中形成电子的加速场，增大基区输运系数。如图1所示为常规栅控晶闸管的结构示意图，其制造工艺是基于DMOS技术的三重扩散工艺，然而因为阴极侧的P阱与N阱都是通过注入扩散形成，故其浓度受器件正向导通能力与耐压要求所限制，在制造工艺中无法针对高电流上升率特性进行浓度分布的调整。故而，亟需一种能够提升高电流上升特性，进而解决器件因无法快速泄放浪涌电流而失效的问题。
技术实现思路
本专利技术所要解决的技术问题在于：提供一种具有高电流上升率及高关断能力的栅控晶闸管。本专利技术为解决上述技术问题提供如下技术方案：一种栅控晶闸管，包括第一导电类型半导体掺杂衬底(2)，设置于在所述第一导电类型半导体掺杂衬底(2)背面的金属阳极(1)，设置在所述第一导电类型半导体掺杂衬底(2)正面的第二导电类型半导体掺杂外延层(3)，所述第二导电类型半导体掺杂外延层(3)的顶层表面设置有金属阴极(7)和绝缘栅，其中绝缘栅位于中间，金属阴极(7)位于绝缘栅两边并与之相隔离；所述绝缘栅包括栅介质层(9)及设置于所述栅介质层(9)上表面的多晶硅栅(8)；所述第二导电类型半导体掺杂外延层(3)的顶层两端分别设置有第一导电类型半导体掺杂阱区(4)，所述第一导电类型半导体掺杂阱区(4)中设置有第二导电类型半导体掺杂阱区(5)，所述第二导电类型半导体掺杂阱区(5)中设置有第一导电类型半导体重掺杂区(6)；所述第二导电类型半导体掺杂阱区(5)及部分第一导电类型半导体重掺杂区(6)与金属阴极(7)连接，所述第一导电类型半导体掺杂阱区(4)、第二导电类型半导体掺杂阱区(5)和第一导电类型半导体重掺杂区(6)均与绝缘栅连接；其特征在于，所述第二导电类型半导体掺杂阱区(5)中具有与之导电类型相同的深能级杂质(10)。进一步的是，本专利技术中第一导电类型为P型，第二导电类型为N型。具体地，当第二导电类型半导体掺杂阱区(5)为P型阱区时，深能级杂质(10)为受主型深能级杂质。进一步的是，本专利技术中第一导电类型为N型，第二导电类型为P型。具体地，当第二导电类型半导体掺杂阱区(5)为N型阱区时，深能级杂质(10)为施主型深能级杂质。进一步的是，本专利技术中深能级杂质的能级位于导带底以下至少0.15eV。进一步的是，本专利技术中第一导电类型半导体或者所述第二导电类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料。本专利技术的有益效果在于：通过在与衬底导电类型相反的阱区中掺入与所述阱区导电类型相同的深能级杂质，一方面，这一技术手段使得器件在正向导通时，深能级杂质电离程度随温度的升高的而增大，进而提高所述阱区的掺杂浓度，使得晶闸管实现更快进入闩锁状态的目的，在脉冲放电电路中能够获得很高的电流上升率，快速泄放掉浪涌电流；另一方面，这一技术手段使得器件在反向关断时，由于深能级杂质本身特性使其电离程度很低，不影响关断阈值影响的同时也作为复合中心，降低了少子浓度，进而提高栅控晶闸管的关断能力。附图说明图1是传统栅控晶闸管的剖面结构示意图；图2是本专利技术实施例提供的一种栅控晶闸管的剖面结构示意图；图3是本专利技术实施例N型栅控晶闸管的等效电路示意图；图中，1为金属阳极，2为第一导电类型半导体掺杂衬底，3为第二导电类型半导体掺杂外延层，4为第一导电类型半导体掺杂阱区，5为第二导电类型半导体掺杂阱区，6为第一导电类型半导体重掺杂区，7为金属阴极，8为多晶硅栅，9为栅介质层，10为深能级杂质。具体实施方式下面参照附图对本专利技术进行更全面的描述，在附图中相同的标号表示相同或者相似的组件或者元素。本专利技术的要旨在于提高一种高电流上升率及高关断能力的栅控晶闸管器件，栅控晶闸管器件可以是P型栅控晶闸管器件，也可以是N型栅控晶闸管器件。实施例：如图2所示，本实施例提供一种栅控晶闸管器件，包括第一导电类型半导体掺杂衬底2，设置于在所述第一导电类型半导体掺杂衬底2背面的金属阳极1，设置在所述第一导电类型半导体掺杂衬底2正面的第二导电类型半导体掺杂外延层3，所述第二导电类型半导体掺杂外延层3的顶层表面设置有金属阴极7和绝缘栅，其中绝缘栅位于中间，金属阴极7位于绝缘栅两边并与之相隔离；所述绝缘栅包括栅介质层9及设置于所述栅介质层9上表面的多晶硅栅8；所述第二导电类型半导体掺杂外延层3的顶层两端分别设置有第一导电类型半导体掺杂阱区4，所述第一导电类型半导体掺杂阱区4中设置有第二导电类型半导体掺杂阱区5，所述第二导电类型半导体掺杂阱区5中设置有第一导电类型半导体重掺杂区6；所述第二导电类型半导体掺杂阱区5及部分第一导电类型半导体重掺杂区6与金属阴极7连接，所述第一导电类型半导体掺杂阱区4、第二导电类型半导体掺杂阱区5和第一导电类型半导体重掺杂区6均与绝缘栅连接；其特征在于，所述第二导电类型半导体掺杂阱区5中具有与之导电类型相同的深能级杂质10。本专利技术的要旨在于提供一种栅控晶闸管器件，基于上述技术方案，当第一导电类型半导体为P型半导体而第二导电类型半导体为N型半导体时，本专利技术提供的器件为N型栅控晶闸管器件；当第一导电类型半导体为N型半导体而第二导电类型半导体为P型半导体时，本专利技术提供的器件为P型栅控晶闸管器件。下面具体以N型栅控晶闸管器件为例对本专利技术的原理及特性进行详细说明：如图3所示为本专利技术实施例N型栅控晶闸管的等效电路示意图，结合图2及本领域常识可知：图2所示PNPN四层晶闸管结构可以看做一个PNP晶体管和一个NPN的连接。本专利技术实施例提供的栅控晶闸管器件在正向导通时，器件的电极连接方式为：金属阳极1接正向脉冲电压，金属阴极7接低电位，多晶硅栅8上接高电位(大于阈值电压)。当金属阳极1上的电压逐渐增大时，N型阱区5上的电流逐渐增大，温度逐渐升高。由于N型阱区5中的深能级施主杂质10的电离程度随温度的升高的而增大，相当于提高了N型阱区5的掺杂浓度。而本文档来自技高网...

【技术保护点】
一种栅控晶闸管，包括第一导电类型半导体掺杂衬底(2)，设置于在所述第一导电类型半导体掺杂衬底(2)背面的金属阳极(1)，设置在所述第一导电类型半导体掺杂衬底(2)正面的第二导电类型半导体掺杂外延层(3)，所述第二导电类型半导体掺杂外延层(3)的顶层表面设置有金属阴极(7)和绝缘栅，其中绝缘栅位于中间，金属阴极(7)位于绝缘栅两边并与之相隔离；所述绝缘栅包括栅介质层(9)及设置于所述栅介质层(9)上表面的多晶硅栅(8)；所述第二导电类型半导体掺杂外延层(3)的顶层两端分别设置有第一导电类型半导体掺杂阱区(4)，所述第一导电类型半导体掺杂阱区(4)中设置有第二导电类型半导体掺杂阱区(5)，所述第二导电类型半导体掺杂阱区(5)中设置有第一导电类型半导体重掺杂区(6)；所述第二导电类型半导体掺杂阱区(5)及部分第一导电类型半导体重掺杂区(6)与金属阴极(7)连接，所述第一导电类型半导体掺杂阱区(4)、第二导电类型半导体掺杂阱区(5)和第一导电类型半导体重掺杂区(6)均与绝缘栅连接；其特征在于，所述第二导电类型半导体掺杂阱区(5)中具有与之导电类型相同的深能级杂质(10)。。

【技术特征摘要】
1.一种栅控晶闸管，包括第一导电类型半导体掺杂衬底(2)，设置于在所述第一导电类型半导体掺杂衬底(2)背面的金属阳极(1)，设置在所述第一导电类型半导体掺杂衬底(2)正面的第二导电类型半导体掺杂外延层(3)，所述第二导电类型半导体掺杂外延层(3)的顶层表面设置有金属阴极(7)和绝缘栅，其中绝缘栅位于中间，金属阴极(7)位于绝缘栅两边并与之相隔离；所述绝缘栅包括栅介质层(9)及设置于所述栅介质层(9)上表面的多晶硅栅(8)；所述第二导电类型半导体掺杂外延层(3)的顶层两端分别设置有第一导电类型半导体掺杂阱区(4)，所述第一导电类型半导体掺杂阱区(4)中设置有第二导电类型半导体掺杂阱区(5)，所述第二导电类型半导体掺杂阱区(5)中设置有第一导电类型半导体重掺杂区(6)；所述第二导电类型半导体掺杂阱区(5)及部分第一导电类型半导体重掺杂区(6)与金属阴极(7)连接，所述第一导电类型半导体掺杂阱区(...

【专利技术属性】
技术研发人员：任敏，林育赐，何文静，苏志恒，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51