一种MOS栅控晶闸管制造技术

本发明专利技术涉及半导体技术，具体的说是设计一种MOS栅控晶闸管。本发明专利技术对P+阴极接触区10进行改进，增大了P+阴极接触区10的宽度，改变了冶金结形貌，减小了自阴极金属11流入的电子的运输通道。器件正向工作特性受到P+阴极接触区10、N阱9组成的JFET的控制，在相对较小的阳极电压下可发生沟道夹断效应，能控制器件饱和电流的大小。P+阴极区接触区10的结深和宽度可根据器件设计要求进行优化取值。本发明专利技术尤其适用于MOS栅控晶闸管。

【技术实现步骤摘要】
一种MOS栅控晶闸管
本专利技术涉及半导体技术，具体的说是设计一种MOS栅控晶闸管。
技术介绍
晶闸管是晶体闸流管的简称，以前也被简称为可控硅。在电力二极管开始应用后不久，美国贝尔实验室专利技术了晶闸管，1957年美国通用电气公司开发出世界上第一只晶闸管产品，并于1958年达到商业化。自20世纪80年代以来，研究者们试图用绝缘栅双极型晶体管(IGBT)取代其地位，然而，在大电压、大电流等大容量应用场合，晶闸管仍发挥着重要的作用。这正是由于晶闸管内在工作原理决定：在正向工作时，PNP与NPN晶体管形成正反馈，阳极有空穴注入，阴极侧也有电子注入，电导调制效应更显著，在高压应用时，能有效降低原本很大的漂移区电阻，降低导通压降。研究者们在晶闸管基础上进行改良，提出了一系列派生器件，而MOS栅控晶闸管(MCT)是将MOSFET与晶闸管组合而成的一种复合型器件，将MOSFET的高输入阻抗、低输入功率、快速开关过程和晶闸管的高电压大电流、低导通压降特点有效结合起来。MCT一度被认为是最有发展前途的电力电子器件，然而，它的两个主要缺点—没有电流饱和能力和低的关断能力一直未能得到很好的解决，限制了其在功率开关领域的应用。近些年来，研究者们提出了更多的场控晶闸管器件结构，致力于改善其缺点、拓宽应用领域。公开号为CN101478002A的中国专利提出了一种积累层控制的晶闸管，如图1所示，包括金属化阳极1，阳极P区2，N-基区3，P+旁路区4，金属化阴极5，栅氧化层6，多晶硅栅7，P型基区8，N+基区9，N-耗尽区33，N+层200，改结构克服了传统栅控晶闸管缺乏电流饱和特性、关断能力较弱的缺点。然而其制造工序繁杂，对N-耗尽区33厚度、掺杂浓度要求较高，这增加了外延生长的难度，且在高掺杂N+层200上外延较薄的N-耗尽层33时，容易发生自掺杂现象，高掺杂的N+层200作为掺杂杂质源扩散到外延层，使外延层杂质分布偏离预期设计。另一方面，以积累层代替了原有的MOS沟道，也会使得饱和电流变大，导致其短路工作能力变弱。文献O.Spulber,M.Sweet,K.Vershinin,N.Luther-King,M.M.DeSouzaandE.M.SankaraNarayanan,“ANOVEL,1.2kVTRENCHCLUSTEREDIGBTWITHULTRAHIGHPERFORMANCE”,Proceedingsof2001InternationalSymposiumonPowerSemiconductorDevices&ICs,Osaka提出一种新结构，即TCIGBT，如图2所示，包括金属化阳极1，阳极P区2，N-漂移区3，P阱4，N阱5，栅氧化层6，多晶硅栅7，P基区8，P+基区9，N+有源区10，金属化阴极11，金属化栅极12。该结构在电压较低情况下，器件工作在闩锁模式下，电导调制效应明显；当电压继续升高时，自钳位功能的N阱被耗尽，此后电流发生饱和现象。虽然此结构能有效改善传统MCT的缺点、能与现有工艺兼容，但是对N阱的厚度、掺杂质浓度要求较高，且四次扩散工序对注入杂质剂量、能量控制繁杂。
技术实现思路
本专利技术所要解决的，就是针对上述传统MCT存在缺乏电流饱和特性、关断能力较弱的缺点，而已有的新结构存在制造工序繁杂的问题，提出了一种JFET控制的MOS栅控晶闸管(JFET-MCT)。本专利技术解决上述技术问题所采用的技术方案是：一种MOS栅控晶闸管，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接；P+阴极接触区10的上端面设置有金属化阴极区11；其特征在于，金属化阴极区11与N阱9的冶金结为矩形。具体的，P+阴极接触区10的间距为0.26μm。本专利技术的有益效果为，正向时工作在闩锁模式，电导调制效应同时发生在器件阳极和阴极两端，电流导通能力得到很好的提高，同时通过内部寄生的JFET区来控制饱和电流，提升器件短路安全工作能力，此外还缩小了器件的关断时间，降低了关断损耗，同常规绝缘栅双极晶体管相比，具有更好的导通压降与关断损耗折衷关系。附图说明图1是常规的积累层控制的晶闸管的结构示意图；图2是沟槽绝缘栅双极晶体管(TCIBGT)的结构示意图；图3是本专利技术的一种MOS栅控晶闸管(JFET-MCT)的结构示意图；图4是常规MOS栅控晶闸管(MCT)结构示意图；图5是常规绝缘栅双极晶体管(IGBT)结构示意图；图6是本专利技术的JFET-MCT、MCT和IGBT在栅压都为10伏时，I-V特性曲线比较图；图7是本专利技术的JFET-MCT空穴浓度随距离阴极表面距离的变化示意图；图8是本专利技术的JFET-MCT在正向导通状态下，阴极侧空穴浓度随阳极电压变化的示意图；图9是本专利技术的JFET-MCT正向导通时的0至8μm部分的电流分布图；图10是本专利技术的JFET-MCT与IGBT在电流密度为100A/cm2时的导通压降与关断损耗的折衷图；图11是本专利技术的JFET-MCT与IGBT在初始电流密度为100A/cm2，压降为2.7伏时的关断波形图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：如图3所示，本专利技术的一种MOS栅控晶闸管，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接，在纵向剖面中，金属化阴极区11与N阱9的冶金结为矩形；P+阴极接触区10的上端面设置有金属化阴极区11。如图4所示，为传统的MOS栅控晶闸管(MCT)，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接，冶金结为圆柱形；P+阴极接触区10的上端面设置有金属化阴极区11。本专利技术与传统结构不同的地方在于，本专利技术对P+阴极接触区10进行改进，增大了P+阴极区接触区10的宽度，改变了冶金结形貌，减小了自阴极金属11流入的电子的运输通道。器件正向工作特性受到P+本文档来自技高网...

【技术保护点】
一种MOS栅控晶闸管，其元胞结构包括阳极P区(2)，设置在阳极P区(2)下端面的金属化阳极(1)，设置在阳极P区(2)上端面的N型缓冲层(3)和设置在N型缓冲层(3)上端面的N‑漂移区(4)；所述N‑漂移区(4)的上层设置有P阱(8)、N阱(9)和绝缘栅，其中P阱(8)和N阱(9)位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料(6)和位于多晶硅导电材料(6)侧面和底面的栅氧化层(5)组成，多晶硅导电材料(6)的上表面设置有金属化栅极(7)；N阱(9)位于P阱(8)的上端面；N阱(9)中包括相互独立的两个P+阴极接触区(10)，两个P+阴极接触区(10)分别与两边的绝缘栅连接；P+阴极接触区(10)的上端面设置有金属化阴极区(11)；其特征在于，金属化阴极区(11)与N阱(9)的冶金结为矩形。

【技术特征摘要】
1.一种MOS栅控晶闸管，其元胞结构包括阳极P区(2)，设置在阳极P区(2)下端面的金属化阳极(1)，设置在阳极P区(2)上端面的N型缓冲层(3)和设置在N型缓冲层(3)上端面的N-漂移区(4)；所述N-漂移区(4)的上层设置有P阱(8)、N阱(9)和绝缘栅，其中P阱(8)和N阱(9)位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料(6)和位于多晶硅导电材料(6)侧面和底面...

【专利技术属性】
技术研发人员：陈万军，肖琨，程武，杨骋，王珣阳，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51