一种MOS栅控晶闸管的制造方法技术

技术编号:11105142 阅读:103 留言:0更新日期:2015-03-04 18:47
本发明专利技术涉及半导体技术,特别涉及一种MOS栅控晶闸管及其制造方法。本发明专利技术将器件阴极改进为P型半导体基区和N型半导体源区组成的P‑N结两层结构,相对于常规MGT阴极P‑N‑P三层结构,本发明专利技术的阴极P‑N结两层结构使用两重扩散工艺,制作简单,兼容于IGBT制造工艺;器件栅下沟道为具有常关特性的N型沟道,关断时不需要额外加负电压,降低了系统复杂性,增加了系统的可靠性。本发明专利技术尤其适用于MOS栅控晶闸管及其制造。

【技术实现步骤摘要】
—种时03栅控晶闸管及其制造方法
本专利技术涉及半导体技术,特别涉及一种103栅控晶闸管及其制造方法。
技术介绍
功率半导体器件作为开关器件,可以应用于电力电子和功率脉冲领域。103栅控晶闸管,简称是功率半导体器件中的一个新兴家族,它兼有晶闸管低导通压降、电压容量大和103器件的高输入阻抗及关断方便等优点,具有大电流密度、低开态损耗和大开关速度等优良性能,非常适合应用在功率脉冲领域。自161问世以来,其相关产品在功率脉冲领域获得了广泛的应用。然而器件也存在着一些缺点,以典型的结构,103控制晶闸管(103-0)11廿01 1115^1001',简称101)为例:此1为常开型器件,在器件关断时需要在栅上提供负压,这增加了系统的复杂性,也降低了系统可靠性;另外器件的三重扩散的制作工艺增加了制作难度,降低了成品率,增加了成本。器件常开特性和复杂的制造工艺极大的限制了其在脉冲功率领域的商业化。 绝缘栅双极型晶体管(111811131:6(16^1:6 811)0181- 11^118181:01',简称:1681)是广泛应用于电力电子领域的器件,这是一种常关型器件,结构简单,制造工艺成熟可靠。但是1681存在开关速度和导通压降的折中关系(为了避免过高的开关损耗限制少子注入),这就导致了大电流密度下器件具有过高的正向压降限制了大电流能力。另外叩81在大电流下具有电流饱和能力,限制了其峰值电流的大小。虽然1681制造工艺成熟,但是由于其电流饱和特性使得它在功率脉冲领域应用有限。
技术实现思路
本专利技术的目的,就是针对目前常规制作工艺复杂和常开型器件特性导致的系统可靠性下降的问题,提出一种顯3栅控晶闸管及其制造方法。 本专利技术的技术方案:一种103栅控晶闸管,其元胞结构包括由阳极9和位于阳极9顶部的阳极区5构成的阳极结构、位于阳极结构顶部的漂移区4和分别位于漂移区4顶部两侧的栅极结构与阴极结构;栅极结构由位于漂移区4顶部一侧的栅氧化层6和位于栅氧化层6顶部的栅极7构成;其特征在于,所述阴极结构包括具有凸起结构的?型半导体基区3、~型半导体源区1和阴极金属8 ;所述?型半导体基区3设置在漂移区4顶部的另一侧;所述~型半导体源区1设置在?型半导体基区3上,其上表面与阴极金属8连接;所述?型半导体基区3的凸起结构穿过~型半导体源区1与阴极金属8连接。 本专利技术的主要方案,?型半导体基区具有穿过~性半导体源区与阴极金属连接的凸起结构,实现与阴极金属局部接触形成阴极短路结构,让器件进入晶闸管模式获得大电流能力和高的电流上升率。 其中,所述凸起结构与?型半导体基区3可设置为相互独立的;所述凸起结构为?型半导体区2,其底部与?型半导体基区3连接。 本方案所提出的凸起结构为注入的?型半导体与?型半导体基区连接后形成,可根据实际需要改变注入剂量和位置,具有较大的灵活性。 一种103栅控晶闸管的制造方法,其特征在于,包括以下步骤: 第一步:采用衬底硅片制作结终端,形成~型半导体漂移区4 ; 第二步:在~型半导体漂移区4上表面的一端通过热氧生成栅氧化层6,在栅氧化层6表面淀积多晶硅/栅金属再刻蚀形成栅极7 ; 第三步:在~型半导体漂移区4上表面的另一端注入?型杂质并推结形成?型半导体基区3 ; 第四步:在?型半导体基区3中注入~型杂质形成~型半导体源区1 ;在?型半导体基区3上制作穿过~型半导体源区1的?型半导体凸起结构; 第五步:在器件上表面淀积8?%绝缘介质层,刻蚀欧姆接触孔; 第六步:在~型半导体源区1上表面淀积金属,形成阴极金属8 ;阴极金属8的底部与?型半导体基区3上的凸起结构连接; 第七步:淀积钝化层; 第八步:对~型半导体漂移区4下表面进行减薄、抛光处理,注入?型杂质并进行离子激活,形成阳极区5; 第九步:背金,在阳极区5底部形成阳极9。 具体的,第四步中所述在?型半导体基区3上制作穿过~型半导体源区1的?型半导体凸起结构的方法为: 在?型半导体基区3中注入~型杂质形成~型半导体源区1时采用的掩膜板具有遮蔽区域,使被遮蔽部分的?型半导体基区3未被~型杂质注入,形成具有凸起结构的?型半导体基区3。 本方案提出了将?型半导体基区制作为具有凸起结构的方法。 具体的,第四步中所述在?型半导体基区3上制作穿过~型半导体源区1的?型半导体凸起结构的方法为: 在?型半导体基区3中注入~型杂质形成~型半导体源区1后,继续在~型半导体源区1中注入?型杂质形成?型半导体区2 ;所述?型半导体区2的底部与?型半导体基区3连接,形成凸起结构。 本方案提出了通过注入?型半导体杂质与?型半导体基区连接形成凸起结构的方法。 本专利技术的有益效果为,提供了一种兼容于叩81制造工艺的具有高的峰值电流和电流上升率的常关型皿)3栅控晶闸管,解决了抓I制造工艺困难,生产成本过高的问题;改变了常规常开型器件特性,解决了常开型器件关断时提供负压导致系统复杂,可靠性下降的问题。 【附图说明】 图1是常规元胞结构示意图; 图2是常规1(^81元胞结构示意图; 图3是本专利技术的103栅控晶闸管平面型栅元胞结构示意图; 图4是本专利技术的103栅控晶闸管沟槽型栅元胞结构示意图; 图5是本专利技术的另一种顯3栅控晶闸管平面型栅元胞结构示意图; 图6是本专利技术的另一种顯3栅控晶闸管沟槽型栅元胞结构示意图; 图7是本专利技术103栅控晶闸管制作~型半导体源区1示意图; 图8是本专利技术等效电路示意图; 图9是常规1(^81、常规此了和本专利技术103栅控晶闸管阻断特性曲线示意图; 图10例103栅控晶闸管开启前空穴运动矢量图; 图11例103栅控晶闸管开启后空穴运动矢量图; 图12本专利技术103栅控晶闸管(不同电流通路长度下)、常规1部1及导通特性曲线示意图; 图13测试本例皿)3栅控晶闸管电容放电特性曲线的测试电路图; 图14本例103栅控晶闸管和常规1(^81电容放电特性曲线示意图; 图15本专利技术103栅控晶闸管一种长条形元胞版图示意图; 图16本专利技术103栅控晶闸管一种方形元胞版图示意图; 图17本专利技术103栅控晶闸管一种六角形元胞版图示意图; 图18沿图11/12/13剖面线1的剖面示意图; 图19沿图11/12/13剖面线2的剖面示意图。 【具体实施方式】 下面结合附图对本专利技术进行详细的描述 本专利技术提供的顯3栅控晶闸管,其特点是栅极结构和阳极结构与现有叩81各种栅极和阳极结构类似,平面型栅结构元胞如图3和图5所示,沟槽型栅结构元胞如图4和图6所示型基区3上具有穿过~型半导体源区1的凸起结构与阴极金属8局部接触形成阴极短路结构。常规%81,如图2所示,?型基区3通过区域10和阴极金属8全部接触,在叩81导通时直接抽取漂移区空穴以抑制寄生晶闸管开启,保证叩81工作于晶体管模式。本专利技术的局部接触阴极短路结构能让器件进入晶闸管模式获得大电流能力和高的电流上升率;在制作~型半导体源区1时,可通过版图形成穿过~型半导体源区1的部分?型半导体基区3,制作过程如图7所示,不透光区域下的?型半导体基区3未被注入~型半导体杂质,从而形成穿过~型半导体源区1的凸起结构,与阴极金属8连接。 本专利技术本文档来自技高网...
一种<a href="http://www.xjishu.com/zhuanli/59/201410685885.html" title="一种MOS栅控晶闸管的制造方法原文来自X技术">MOS栅控晶闸管的制造方法</a>

【技术保护点】
一种MOS栅控晶闸管,其元胞结构包括由阳极(9)和位于阳极(9)顶部的阳极区(5)构成的阳极结构、位于阳极结构顶部的漂移区(4)和分别位于漂移区(4)顶部两侧的栅极结构与阴极结构;栅极结构由位于漂移区(4)顶部一侧的栅氧化层(6)和位于栅氧化层(6)顶部的栅极(7)构成;其特征在于,所述阴极结构包括N型半导体源区(1)、阴极金属(8)和具有凸起结构的P型半导体基区(3);所述P型半导体基区(3)设置在漂移区(4)顶部的另一侧;所述N型半导体源区(1)设置在P型半导体基区(3)上,其上表面与阴极金属(8)连接;所述P型半导体基区(3)的凸起结构穿过N型半导体源区(1)与阴极金属(8)连接。

【技术特征摘要】
1.一种MOS栅控晶闸管,其元胞结构包括由阳极(9)和位于阳极(9)顶部的阳极区(5)构成的阳极结构、位于阳极结构顶部的漂移区⑷和分别位于漂移区⑷顶部两侧的栅极结构与阴极结构;栅极结构由位于漂移区(4)顶部一侧的栅氧化层(6)和位于栅氧化层(6)顶部的栅极(7)构成;其特征在于,所述阴极结构包括N型半导体源区(I)、阴极金属(8)和具有凸起结构的P型半导体基区(3);所述P型半导体基区(3)设置在漂移区(4)顶部的另一侧;所述N型半导体源区(I)设置在P型半导体基区(3)上,其上表面与阴极金属(8)连接;所述P型半导体基区(3)的凸起结构穿过N型半导体源区(I)与阴极金属(8)连接。2.—种MOS栅控晶闸管的制造方法,其特征在于,包括以下步骤: 第一步:采用衬底硅片制作结终端,形成N型半导体漂移区(4); 第二步:在N型半导体漂移区(4)上表面的一端通过热氧生成栅氧化层¢),在栅氧化层(6)表面淀积多晶硅/栅金属再刻蚀形成栅极(7); 第三步:在N型半导体漂移区(4)上表面的另一端注入P型杂质并推结形成P型半导体基区(3); 第四步:在P型半导体基区(3)中注入N型杂质形成N型半导体源区(I);在?型半导体基区(3)上制作穿过N型半导体源区(I)的P型半导体凸起结构;...

【专利技术属性】
技术研发人员:陈万军刘超古云飞程武李震洋肖琨杨骋张波
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1