一种防止关断失效的栅控晶闸管器件制造技术

本发明专利技术提供一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；本发明专利技术能有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。

【技术实现步骤摘要】
一种防止关断失效的栅控晶闸管器件
本专利技术涉及半导体器件
，具体涉及一种防止关断失效的栅控晶闸管器件。
技术介绍
随着人类社会的不断发展，能源的消耗量不断增加，增加能量产出的同时，能量利用率也有着越来越高的要求。这些要求的实现，有赖于电力电子器件的发展。MOS栅控晶闸管作为新型半导体功率开关器件，得到越来越多人的关注。图1所示为传统的N型栅控晶闸管结构示意图。栅控晶闸管(MOSControlledThyristor，MCT)，是一种结合了MOSFET特性和晶闸管特性的复合型功率器件，同时具有MOSFET高的输入阻抗、快的开关速度、门极控制方便以及晶闸管高的阻断电压、低的导通功耗、大的驱动电流等优点，广泛应用于功率开关领域。如图2所示，N-MCT中有两个MOSFET结构，ON-FET和OFF-FET，这两个MOSFET共用一个栅极，分别控制MCT的导通和关断。当栅极相对阴极加正脉冲电压时，ON-FET导通，其漏极电流使PNP晶体管导通，由于两个晶体管的正反馈作用，最后使MCT导通。当栅极相对阴极加负脉冲电压时，OFF-FET导通，将NPN晶体管的发射结旁路，使NPN关断，破坏了晶闸管的擎住条件，迫使MCT关断。然而由于器件在关断时容易出现电流分布不均匀的现象致使关断失效，器件的可靠性较差。其原因是由于关断时需要给栅电容充电使栅压下降(以N-MCT为例)，而达到能够使MCT元胞关断的栅压需要一定的时间；又因为栅与栅之间存在互连线电阻，因此离信号源越远的元胞栅充电时间将会越长，当离信号源最近的元胞关断时，其中的等离子体将被“挤到”离信号源远的元胞中，使元胞电流增大。当等离子体的移动速度过快而信号源传递信号到最远的元胞时间过长，且使元胞开始关断所需的栅压过高时，会导致未关断的元胞MOS栅下降到可成功关断之前，电流已经增长到超过了MCT元胞的最大可关断电流，导致电流集中，器件不能关断。因此降低使元胞关断所需的栅压，即OFF-FET开启所需的阈值电压可以有效地防止关断失效，提高MCT可靠性。然而由于传统栅控晶闸管的制造工艺是基于DMOS技术的三重扩散工艺，阴极侧的P阱与N阱都是通过注入扩散形成，因此通常情况下N阱的掺杂浓度大于P阱的掺杂浓度，可调整的范围很小，因此调整N阱的掺杂浓度无法有效的降低OFF-FET的阈值电压。因此传统的栅控晶闸管结构无法有效地降低OFF-FET的阈值电压。
技术实现思路
本专利技术的目的就是针对上述传统栅控晶闸管存在的问题，提出一种防止关断失效的栅控晶闸管器件。为实现上述目的，本专利技术采用如下技术方案：一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；所述第二导电类型半导体外延层内部上层具有第一导电类型半导体阱区；所述第一导电类型半导体阱区内部上层具有第二导电类型半导体阱区；所述第二导电类型半导体阱区的顶部两侧具有重掺杂第一导电类型半导体区；所述第二导电类型半导体阱区和第一导电类型半导体区顶部均与金属化阴极连接；所述第二导电类型半导体阱区两侧具有栅极结构；所述栅极结构从金属化阴极的下表面垂直向下依次贯穿第一导电类型半导体区、第二导电类型半导体阱区、第一导电类型半导体阱区；所述栅极结构中具有多晶硅栅电极，所述多晶硅栅电极与第二导电类型半导体外延层、第一导电类型半导体阱区、第二导电类型半导体阱区和第一导电类型半导体区四者之间通过栅氧化层隔离，所述多晶硅栅电极与金属化阴极之间填充绝缘介质层，所述多晶硅栅电极的下表面深度超过第一导电类型半导体阱区的结深；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，所述第一导电类型半导体区的下表面与第一导电类型半导体阱区相接触，所述第一导电类型半导体区的上表面和重掺杂第一导电类型半导体区相接触，所述第一导电类型半导体区的一侧与栅氧化层相接触，所述第一导电类型半导体区的另一侧与第二导电类型半导体阱区和沟槽相接触；所述沟槽的顶部与金属化阴极相接触；所述沟槽下表面的深度小于第二导电类型半导体阱区下表面的结深；所述第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；所述沟槽和第一导电类型半导体区形成肖特基接触，所述沟槽和重掺杂第一导电类型半导体区形成欧姆接触；所述第一导电类型半导体区的宽度小于或等于沟槽与第一导电类型半导体区形成的肖特基结在不加偏置时的势垒区宽度。作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。本专利技术的有益效果为：有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。附图说明图1是传统的N型栅控晶闸管结构示意图；图2是N型栅控晶闸管的等效电路示意图；图3是本专利技术提供的一种防止关断失效的栅控晶闸管器件结构示意图。其中，301为金属化阳极，302为第一导电类型半导体衬底，303为第二导电类型半导体外延层，304为多晶硅栅电极，305为栅氧化层，306为重掺杂第一导电类型半导体区，307为第一导电类型半导体阱区，308为第二导电类型半导体阱区，309为绝缘介质层，310为金属化阴极，311为第一导电类型半导体区，312为沟槽。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。如图3所示，一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极301、第一导电类型半导体衬底302、第二导电类型半导体外延层303、金属化阴极310；所述第二导电类型半导体外延层303内部上层具有第一导电类型半导体阱区307；所述第一导电类型半导体阱区307内部上层具有第二导电类型半导体阱区308；所述第二导电类型半导体阱区308的顶部两侧具有重掺杂第一导电类型半导体区306；所述第二导电类型半导体阱区308和第一导电类型半导体区306顶部均与金属化阴极310连接；所述第二导电类型半导体阱区308两侧具有栅极结构；所述栅极结构从金属化阴极310的下表面垂直向下依次贯穿第一导电类型半导体区306、第二导电类型半导体阱区308、第一导电类型半导体阱区307；所述栅极结构中具有多晶硅栅电极304，所述多晶硅栅电极304与第二导电类型半导体外延层303、第一导电类型半导体阱区307、第二导电类型半导体阱区308和第一导电类型半导体区306四者之间通过栅氧化层305隔离，所述多晶硅栅电极304与金属化阴极310之间填充绝缘介质层309，所述多晶硅栅电极304的下表面深度超过第一导电类型半导体阱区307的结深；仅在所述第二导电类型半导体阱区308的一侧具有低掺杂的第一导电类型半导体区311和由金属填充的沟槽312，所述第一导电类型半导体区311的下表面与第一导电类型半导体阱区307相接触，所述第一导电类型半导体区311的上表面和重掺杂第一导电类型半导体区306相接触，所述第一导电类型半导体区311的一侧与栅氧化层305相接触，所述第一导电类型半导体区311的本文档来自技高网...

【技术保护点】
一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极(301)、第一导电类型半导体衬底(302)、第二导电类型半导体外延层(303)、金属化阴极(310)；所述第二导电类型半导体外延层(303)内部上层具有第一导电类型半导体阱区(307)；所述第一导电类型半导体阱区(307)内部上层具有第二导电类型半导体阱区(308)；所述第二导电类型半导体阱区(308)的顶部两侧具有重掺杂第一导电类型半导体区(306)；所述第二导电类型半导体阱区(308)和第一导电类型半导体区(306)顶部均与金属化阴极(310)连接；所述第二导电类型半导体阱区(308)两侧具有栅极结构；所述栅极结构从金属化阴极(310)的下表面垂直向下依次贯穿第一导电类型半导体区(306)、第二导电类型半导体阱区(308)、第一导电类型半导体阱区(307)；所述栅极结构中具有多晶硅栅电极(304)，所述多晶硅栅电极(304)与第二导电类型半导体外延层(303)、第一导电类型半导体阱区(307)、第二导电类型半导体阱区(308)和第一导电类型半导体区(306)四者之间通过栅氧化层(305)隔离，所述多晶硅栅电极(304)与金属化阴极(310)之间填充绝缘介质层(309)，所述多晶硅栅电极(304)的下表面深度超过第一导电类型半导体阱区(307)的结深；其特征在于：仅在所述第二导电类型半导体阱区(308)的一侧具有低掺杂的第一导电类型半导体区(311)和由金属填充的沟槽(312)，所述第一导电类型半导体区(311)的下表面与第一导电类型半导体阱区(307)相接触，所述第一导电类型半导体区(311)的上表面和重掺杂第一导电类型半导体区(306)相接触，所述第一导电类型半导体区(311)的一侧与栅氧化层(305)相接触，所述第一导电类型半导体区(311)的另一侧与第二导电类型半导体阱区(308)和沟槽(312)相接触；所述沟槽(312)的顶部与金属化阴极(310)相接触；所述沟槽(312)下表面的深度小于第二导电类型半导体阱区(308)下表面的结深；所述第一导电类型半导体区(311)的宽度和沟槽(312)的宽度之和小于或等于第二导电类型半导体阱区(308)宽度的一半；所述沟槽(312)和第一导电类型半导体区(311)形成肖特基接触，所述沟槽(312)和重掺杂第一导电类型半导体区(306)形成欧姆接触；所述第一导电类型半导体区(311)的宽度小于或等于沟槽(312)与第一导电类型半导体区(311)形成的肖特基结在不加偏置时的势垒区宽度。...

【技术特征摘要】
1.一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极(301)、第一导电类型半导体衬底(302)、第二导电类型半导体外延层(303)、金属化阴极(310)；所述第二导电类型半导体外延层(303)内部上层具有第一导电类型半导体阱区(307)；所述第一导电类型半导体阱区(307)内部上层具有第二导电类型半导体阱区(308)；所述第二导电类型半导体阱区(308)的顶部两侧具有重掺杂第一导电类型半导体区(306)；所述第二导电类型半导体阱区(308)和第一导电类型半导体区(306)顶部均与金属化阴极(310)连接；所述第二导电类型半导体阱区(308)两侧具有栅极结构；所述栅极结构从金属化阴极(310)的下表面垂直向下依次贯穿第一导电类型半导体区(306)、第二导电类型半导体阱区(308)、第一导电类型半导体阱区(307)；所述栅极结构中具有多晶硅栅电极(304)，所述多晶硅栅电极(304)与第二导电类型半导体外延层(303)、第一导电类型半导体阱区(307)、第二导电类型半导体阱区(308)和第一导电类型半导体区(306)四者之间通过栅氧化层(305)隔离，所述多晶硅栅电极(304)与金属化阴极(310)之间填充绝缘介质层(309)，所述多晶硅栅电极(304)的下表面深度超过第一导电类型半导体阱区(307)的结深；其特征...

【专利技术属性】
技术研发人员：任敏，林育赐，何文静，谢驰，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51