半导体结构的形成方法技术

一种半导体结构的形成方法，包括：形成衬底，衬底表面具有鳍部；形成位于鳍部顶部上的牺牲层；对鳍部的第一侧壁和顶部进行第一离子注入；对鳍部的第二侧壁和顶部进行第二离子注入。本发明专利技术技术方案通过在鳍部顶部上形成牺牲层，之后再对鳍部进行第一离子注入和第二离子注入。牺牲层能够遮挡离子注入的部分剂量，使鳍部在每次离子注入过程中受到的注入剂量减小，进而使受到两次离子注入的鳍部顶部掺杂离子浓度与受到一次离子注入的鳍部第一侧壁和第二侧壁掺杂离子浓度相当，能够有效的提高鳍部侧壁和顶部掺杂浓度的均匀度，有利于提高所形成半导体结构的性能。

The formation method of semiconductor structure

The method includes forming a semiconductor structure, the formation of substrate, substrate surface with fin; fin formed at the sacrificial layer on top of the fin; the first side wall and the top of the first ion implantation; on the second side of the fin and the top second ion implantation. The technical scheme of the invention forms a sacrificial layer on the top of the fin, and then the first ion implantation and second ion implantation to the fin. Sacrifice a partial dose of ion implantation layer can block, the fin at each dose decreased by ion implantation process, so that by the fin top doping concentration two times the equivalent by ion implantation fin first and second sidewalls doping concentration of an ion implantation, can improve the fin the side wall and the top of the effective doping concentration uniformity, which is helpful to improve the performance of semiconductor structure.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构的形成方法。
技术介绍
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。为了进一步缩小MOS器件的尺寸，人们发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。晶体管的阈值电压可以通过对沟道区域注入掺杂离子的方式实现调节。对于鳍式场效应晶体管而言，晶体管的沟道位于鳍部内。对于鳍式场效应晶体管的鳍部进行离子注入的难度较大，难以掺杂离子在鳍部内的浓度，从而影响了所形成鳍式场效应晶体管的性能。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，以提高鳍式场效应晶体管的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：形成衬底，所述衬底表面具有鳍部，所述鳍部包括平行于鳍部延伸方向且相背的第一侧壁和第二侧壁；形成位于所述鳍部顶部上的牺牲层；对所述鳍部的第一侧壁和顶部进行第一离子注入；对所述鳍部的第二侧壁和顶部进行第二离子注入。可选的，形成牺牲层的步骤包括：所述牺牲层包括氧化硅层、锗硅层或锗层中的一层或多层。可选的，所述牺牲层的厚度为所述第一离子注入或所述第二离子注入深度的一半。可选的，所述牺牲层的厚度在1纳米到2纳米范围内。可选的，形成衬底和牺牲层的步骤包括：提供基底；在所述基底上依次形成牺牲材料层和掩膜层；以所述掩膜层为掩模，刻蚀所述牺牲材料层和所述基底，形成所述牺牲层和所述鳍部；去除所述掩膜层。可选的，形成掩膜层的步骤包括：采用多重图形化掩膜工艺形成图形化的掩膜层。可选的，提供衬底的步骤中，所述掩膜层包括至少一层氮化硅层。可选的，形成所述牺牲材料层和所述掩膜层的步骤包括：通过化学气相沉积、物理气相沉积、原子层沉积或炉管的方式形成所述牺牲材料层和所述掩膜层。可选的，形成方法在去除所述掩膜层后，进行第一离子注入和第二离子注入之前，所述形成方法还包括：去除部分厚度的牺牲层。可选的，在去除所述掩膜层之后，在进行第一离子注入之前，所述形成方法还包括：形成覆盖所述第一侧壁和所述第二侧壁的修复层；所述牺牲层的厚度大于所述修复层的厚度。可选的，形成修复层的步骤包括：通过沉积或炉管的方式在所述第一侧壁和第二侧壁上形成所述修复层。可选的，所述修复层的厚度比所述牺牲层的厚度小1纳米到2纳米。可选的，在形成衬底之后，在形成牺牲层之前，还包括：在相邻鳍部之间填充隔离层。可选的，所述第一离子注入的步骤和所述第二离子注入的步骤包括：采用侧向离子注入工艺进行第一离子注入或第二离子注入，或者采用侧向离子注入工艺进行第一离子注入和第二离子注入。可选的，所述第一离子注入的步骤和所说第二离子注入的步骤包括：所述第一离子注入或所述第二离子注入的注入角度在30°到80°范围内；或者，所述第一离子注入和所述第二离子注入的注入角度在30°到80°范围内。可选的，所述第一离子注入和所述第二离子注入的步骤中，所述第一离子注入和所述第二离子注入的注入深度小于10nm。可选的，在对所述鳍部进行第一离子注入和第二离子注入之后，所述形成方法还包括：去除所述牺牲层露出所述鳍部的顶部。可选的，去除所述牺牲层的步骤包括：通过减薄工艺去除所述牺牲层。可选的，在去除所牺牲层之后，还包括：对所述鳍部进行拐角圆滑处理。可选的，进行圆滑处理的步骤包括：通过退火处理进行所述拐角圆滑处理。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案通过在鳍部顶部上形成牺牲层，之后再对所述鳍部进行第一离子注入和第二离子注入。由于所述鳍部顶部上具有牺牲层，因此在进行第一离子注入和第二离子注入时，所述牺牲层能够遮挡离子注入的部分剂量，使所述鳍部在每次离子注入过程中受到的注入剂量减小，进而使受到两次离子注入的鳍部顶部掺杂离子浓度与受到一次离子注入的鳍部第一侧壁和第二侧壁掺杂离子浓度相当，能够有效的提高所述鳍部侧壁和顶部掺杂浓度的均匀度，有利于提高所形成半导体结构的性能。附图说明图1和图2是一种半导体结构形成方法各个步骤中间结构的剖面示意图；图3至图10是本专利技术半导体结构形成方法各个步骤中间结构的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中鳍式场效应晶体管存在性能不良的问题。现结合现有技术中的鳍式场效应晶体管形成方法分析其问题的原因：参考图1和图2，示出了现有技术中一种半导体结构形成方法各个步骤中间结构的剖面示意图。如图1所示，提供衬底10，衬底表面具有鳍部11；在相邻所述鳍部11之间形成隔离层12，所述隔离层12的顶部表面低于所述鳍部11的顶部表面，露出所述鳍部11的部分侧壁。如图2所示，对所述鳍部11进行调节离子注入，以实现对阈值电压的调节。调节离子注入是通过直接对所述鳍部11的侧壁进行两次离子注入而实现的。因此在进行调节离子注入时，所述鳍部11的顶部受到两次离子注入，所以所述鳍部11顶部的掺杂离子浓度高于鳍部11侧壁的掺杂离子浓度(如图1中圈13所示)，从而影响了所形成半导体结构的均匀性，影响了所形成半导体器件的性能。为解决所述技术问题，本专利技术提供一种半导体结构的形成方法，包括：形成衬底，所述衬底表面具有鳍部，所述鳍部包括平行于鳍部延伸方向且相背的第一侧壁和第二侧壁；形成位于所述鳍部顶部上的牺牲层；对所述鳍部的第一侧壁和顶部进行第一离子注入；对所述鳍部的第二侧壁和顶部进行第二离子注入。本专利技术技术方案通过在鳍部顶部上形成牺牲层，之后再对所述鳍部进行第一离子注入和第二离子注入。由于所述鳍部顶部上具有牺牲层，因此在进行第一离子注入和第二离子注入时，所述牺牲层能够遮挡离子注入的部分剂量，使所述鳍部在每次离子注入过程中受到的注入剂量减小，进而使受到两次离子注入的鳍部顶部掺杂离子浓度与受到一次离子注入的鳍部第一侧壁和第二侧壁掺杂离子浓度相当，能够有效的提高所述鳍部侧壁和顶部掺杂浓度的均匀度，有利于提高所形成半导体结构的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图3至图10，示出了本专利技术半导体结构形成方法各个步骤中间结构的剖面结构示意图。参考图3至图5，形成衬底100，所述衬底100表面具有鳍部101。所述衬底100为后续半导体工艺提供操作平台。所述鳍部101用于形成半导体结构。本实施例中，形成所述衬底100的步骤包括：如图3所示，提供基底sub。所述基底sub用于为后续工艺提供操作平台，以及刻蚀形成鳍部。本实施例中，所述基底的材料为单晶硅。在本专利技术一些实施例中，所述基底的材料还可以选自多晶硅或者非晶硅；所述基底也可以选本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：形成衬底，所述衬底表面具有鳍部，所述鳍部包括平行于鳍部延伸方向且相背的第一侧壁和第二侧壁；形成位于所述鳍部顶部上的牺牲层；对所述鳍部的第一侧壁和顶部进行第一离子注入；对所述鳍部的第二侧壁和顶部进行第二离子注入。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成衬底，所述衬底表面具有鳍部，所述鳍部包括平行于鳍部延伸方向且相背的第一侧壁和第二侧壁；形成位于所述鳍部顶部上的牺牲层；对所述鳍部的第一侧壁和顶部进行第一离子注入；对所述鳍部的第二侧壁和顶部进行第二离子注入。2.如权利要求1所述的形成方法，其特征在于，形成牺牲层的步骤包括：所述牺牲层包括氧化硅层、锗硅层或锗层中的一层或多层。3.如权利要求1所述的形成方法，其特征在于，所述牺牲层的厚度为所述第一离子注入或所述第二离子注入深度的一半。4.如权利要求1或3所述的形成方法，其特征在于，所述牺牲层的厚度在1纳米到2纳米范围内。5.如权利要求1所述的形成方法，其特征在于，形成衬底和牺牲层的步骤包括：提供基底；在所述基底上依次形成牺牲材料层和掩膜层；以所述掩膜层为掩模，刻蚀所述牺牲材料层和所述基底，形成所述牺牲层和所述鳍部；去除所述掩膜层。6.如权利要求5所述的形成方法，其特征在于，形成掩膜层的步骤包括：采用多重图形化掩膜工艺形成图形化的掩膜层。7.如权利要求5所述的形成方法，其特征在于，提供衬底的步骤中，所述掩膜层包括至少一层氮化硅层。8.如权利要求5所述的形成方法，其特征在于，形成所述牺牲材料层和所述掩膜层的步骤包括：通过化学气相沉积、物理气相沉积、原子层沉积或炉管的方式形成所述牺牲材料层和所述掩膜层。9.如权利要求5所述的形成方法，其特征在于，形成方法在去除所述掩膜层后，进行第一离子注入和第二离子注入之前，所述形成方法还包括：去除部分厚度的牺牲层。10.如权利要求5所述的形成方法，其特征在于，在去除所述掩膜层之后，在进行第一离子注入之前，所述形成方法还包括：形成覆盖所述第一侧壁和所述第二...

【专利技术属性】
技术研发人员：洪中山，华克路，彭进，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31