一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在绝缘体上硅衬底上形成有栅极结构和位于栅极结构两侧的侧壁结构；使栅极结构中的栅极材料层和绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；去除侧壁结构后，执行第一LDD注入，以在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；执行第二LDD注入，以在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区的宽度。根据本发明专利技术，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

A semiconductor device and its manufacturing method and electronic device

The present invention provides a semiconductor device and its manufacturing method, electronic device, the method comprises: providing a silicon substrate, and by self stacked buried insulator oxide layer and the silicon layer on the silicon substrate, forming a gate structure and a side wall structure located on both sides of the gate structure in silicon on insulator substrate; the silicon layer gate structure of the gate material layer and a silicon on insulator substrate as a source / drain region part is completely transformed into a metal silicide layer; removing the sidewall structure after the implementation of the first LDD injection, the silicon layer towards one side of the channel region in a metal silicide layer formed in the first LDD injection the implementation of the second areas; LDD injection, the upper injection region in the first LDD form second LDD into the area, and the second LDD injection area is larger than the width of the first LDD injection zone width. According to the present invention, the carrier mobility of the channel region can be increased and the short channel effect can be weakened.

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
随着MOS器件的特征尺寸的不断减小，在其制造过程中，对于MOS器件的足够有效的沟道长度的控制变得愈发具有挑战性。为此，采用在MOS器件中形成超浅结和突变结的方法，可以改善核心器件的短沟道效应。然而，在形成超浅结和突变结的过程中，如何在抑制短沟道效应和提升MOS器件的性能之间找到更为合理的均衡点也是极负挑战性的任务。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，其特征在于，包括：提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在所述绝缘体上硅衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；使所述栅极结构中的栅极材料层和所述绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；去除所述侧壁结构后，执行第一LDD注入，以在所述金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；执行第二LDD注入，以在所述第一LDD注入区的上部形成第二LDD注入区，且所述第二LDD注入区的宽度大于所述第一LDD注入区的宽度。在一个示例中，所述第一LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向平行。在一个示例中，所述第一LDD注入区的深度与所述绝缘体上硅衬底的硅层的厚度相同。在一个示例中，执行所述第一LDD注入后，还包括实施袋状区离子注入的步骤，所述袋状区离子注入的离子与所述第一LDD注入的离子导电类型相反。在一个示例中，所述第二LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向存在夹角，所述夹角的角度为2度～15度。在一个示例中，所述第二LDD注入的注入能量低于所述第一LDD注入的注入能量，所述第二LDD注入的注入剂量高于所述第一LDD注入的注入剂量。在一个示例中，所述栅极结构包括自下而上层叠的栅极介电层和栅极材料层。在一个示例中，采用湿法蚀刻去除所述侧壁结构。在一个实施例中，本专利技术还提供一种采用上述方法制造的半导体器件。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。根据本专利技术，通过在绝缘体上硅衬底的硅层以及栅极材料层中形成金属硅化物层、在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区以及在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区的宽度，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为根据现有技术形成嵌入式锗硅后获得的器件的示意性剖面图；图2A-图2D为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；图3为根据本专利技术示例性实施例一的方法依次实施的步骤的流程图；图4为根据本专利技术示例性实施例三的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。如图1所示，为根据现有技术形成嵌入式锗硅后获得的器件的示意性剖面图。在半导体衬底100的源/漏区中形成有嵌入式锗硅层105，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在所述绝缘体上硅衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；使所述栅极结构中的栅极材料层和所述绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；去除所述侧壁结构后，执行第一LDD注入，以在所述金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；执行第二LDD注入，以在所述第一LDD注入区的上部形成第二LDD注入区，且所述第二LDD注入区的宽度大于所述第一LDD注入区的宽度。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在所述绝缘体上硅衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；使所述栅极结构中的栅极材料层和所述绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；去除所述侧壁结构后，执行第一LDD注入，以在所述金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；执行第二LDD注入，以在所述第一LDD注入区的上部形成第二LDD注入区，且所述第二LDD注入区的宽度大于所述第一LDD注入区的宽度。2.根据权利要求1所述的方法，其特征在于，所述第一LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向平行。3.根据权利要求1所述的方法，其特征在于，所述第一LDD注入区的深度与所述绝缘体上硅衬底的硅层的厚度相同。4.根据权利要求1所述...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31