The invention provides a thin film transistor, a display substrate, a manufacturing method and a display device, which belong to the field of display technology. Method of manufacturing a thin film transistor: shading metal pattern and source drain metal layer pattern formed on a substrate; forming a buffer layer, patterning of the buffer layer, the formation of the exposed part of the metal shading pattern on a first through hole and the exposed part of the source drain metal layer pattern second through hole; a semiconductor layer is formed in the graphic the buffer layer, a semiconductor layer pattern includes a source region and drain region is located in the active layer, a source region and a drain region between the source region are connected through the first through hole and light metal pattern, a drain region through second vias and source drain metal layer connection pattern; a gate insulating layer and a gate electrode formed on a semiconductor layer pattern to the gate; as a mask for the source and drain regions of the conductor processing, forming a thin film transistor source and drain. The invention can ensure the good rate of the product of the film transistor and display the display effect of the substrate.
【技术实现步骤摘要】
薄膜晶体管、显示基板及其制作方法、显示装置
本专利技术涉及显示
,特别是指一种薄膜晶体管、显示基板及其制作方法、显示装置。
技术介绍
由于顶栅型的氧化物TFT(薄膜晶体管)具有较低的寄生电容,较优良的电学特性,因此被视为是大尺寸高分辨率的AMOLED(有源矩阵有机发光二极体)显示器的首选技术方案。顶栅型TFT常采用共面结构的自对准工艺技术来制作,在顶栅自对准共面结构的TFT中,氧化物有源层位于源漏金属层和栅金属层下方,靠近衬底基板,很容易受到外界光源或者环境光的照射,而氧化物有源层的光照稳定性较差,因此顶栅型的氧化物TFT常常需要在氧化物有源层下方制作金属图形用来遮光。由于现有技术需要利用专门的一次构图工艺来制作用来遮光的金属图形,因此会增加顶栅型的氧化物TFT的构图工艺次数,导致顶栅型的氧化物TFT的构图工艺次数较多,生产成本较高;并且现有技术中为了提高顶栅型TFT的电学特性,一般将用来遮光的金属图形与源漏金属层进行电连接,连接金属图形与源漏金属层的过孔需要同时贯穿层间绝缘层和缓冲层,过孔的深度较大,提高了打孔工艺的难度,并且容易产生工艺上的不良,例如搭接断线。同时,顶栅自对准共面结构的TFT中,经常将导体化后的氧化物有源层作为源电极、漏电极和数据线使用,这样在大尺寸面板上,由于导电性的不佳会造成严重的IRDrop(压降)现象,影响显示效果。
技术实现思路
本专利技术要解决的技术问题是提供一种薄膜晶体管、显示基板及其制作方法、显示装置,能够保证薄膜晶体管的产品良率和显示基板的显示效果。为解决上述技术问题,本专利技术的实施例提供技术方案如下:一方面,提供 ...
【技术保护点】
一种薄膜晶体管的制作方法,其特征在于,包括:在衬底基板上形成遮光金属图形和源漏金属层图形;形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层,对所述缓冲层进行构图,形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔;在所述缓冲层上形成半导体层的图形,所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层,所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影,且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影,所述源极区通过所述第一过孔与所述遮光金属图形连接,所述漏极区通过所述第二过孔与所述源漏金属层图形连接;在所述半导体层的图形上形成栅绝缘层的图形和栅极,所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合;以所述栅极为掩膜,对所述源极区和所述漏极区进行导体化处理,形成薄膜晶体管的源极和漏极。
【技术特征摘要】
1.一种薄膜晶体管的制作方法,其特征在于,包括:在衬底基板上形成遮光金属图形和源漏金属层图形;形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层,对所述缓冲层进行构图,形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔;在所述缓冲层上形成半导体层的图形,所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层,所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影,且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影,所述源极区通过所述第一过孔与所述遮光金属图形连接,所述漏极区通过所述第二过孔与所述源漏金属层图形连接;在所述半导体层的图形上形成栅绝缘层的图形和栅极,所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合;以所述栅极为掩膜,对所述源极区和所述漏极区进行导体化处理,形成薄膜晶体管的源极和漏极。2.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述在衬底基板上形成遮光金属图形和源漏金属层图形包括:在衬底基板上通过一次构图工艺同时形成所述遮光金属图形和所述源漏金属层图形。3.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,形成栅绝缘层的图形和栅极包括:通过一次构图工艺同时形成所述栅绝缘层的图形和栅极。4.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述半导体层的图形为采用金属氧化物半导体材料。5.一种薄膜晶体管,其特征在于,采用如权利要求1-4中任一...
【专利技术属性】
技术研发人员:刘威,
申请(专利权)人:京东方科技集团股份有限公司,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。