鳍式场效应晶体管（FINFET）中的源极/漏极区及其形成方法技术

一种实施例方法包括在半导体鳍上方形成第一伪栅极堆叠件和第二伪栅极堆叠件。半导体鳍的一部分由第一伪栅极堆叠件和第二伪栅极堆叠件之间的开口暴露。该方法还包括蚀刻半导体鳍的部分以使开口延伸至半导体鳍内。在半导体鳍的俯视图中，半导体鳍的材料环绕开口。该方法还包括在半导体鳍的部分上的开口中外延生长源极/漏极区。本发明专利技术实施例涉及鳍式场效应晶体管(FINFET)中的源极/漏极区及其形成方法。

Source / drain zone in fin type field effect transistor (FINFET) and its formation method

An embodiment method includes the formation of a first pseudo gate stack and a second pseudo gate stack above a semiconductor fin. A part of the semiconductor fin is exposed to the opening between the first pseudo gate stack and the second pseudo gate stack. The method also includes etching a part of a semiconductor fin to extend the opening to a semiconductor fin. In the view chart of the semiconductor fin, the material of the semiconductor fin surrounds the opening. The method also includes the extension of source / drain region in the semiconductor fin opening and on the part of. An embodiment of the invention relates to a source / drain zone in a fin type field effect transistor (FINFET) and a method for forming a fin type field effect transistor (FET).

【技术实现步骤摘要】
鳍式场效应晶体管(FINFET)中的源极/漏极区及其形成方法
本专利技术实施例涉及鳍式场效应晶体管(FINFET)中的源极/漏极区及其形成方法。
技术介绍
随着集成电路(IC)日渐按比例缩小并对IC的速度要求日益增加，需要晶体管在尺寸越来越小的同时具有更高的驱动电流。场效应晶体管(FinFET)由此得到发展。在传统的FinFET中，在衬底上方形成垂直鳍结构。这种垂直鳍结构用于在横向方向上形成源极/漏极区和在鳍中形成沟道区。在形成FinFET的垂直方向上，在鳍的沟道区上方形成栅极。随后，可以在finFET上方形成层间电介质(ILD)和多个互连层。在诸如智能电话、PDA、笔记本等的目前电子应用中，低功率和高速电路是所期望的。与传统的衬底/鳍材料(例如，硅)相比，其他半导体材料(例如，锗、硅锗、或其他III族/IV族/V族元素)具有更高迁移率和更低的有效质量，这有益于场效应晶体管(FET)的驱动电流。因此，这些其他半导体材料对于下一代FET而言是有前景的材料。
技术实现思路
根据本专利技术的一些实施例，提供了一种形成半导体器件的方法，包括：在半导体鳍上方形成第一伪栅极堆叠件和第二伪栅极堆叠件，其中，所述半导体鳍的部分由所述第一伪栅极堆叠件和所述第二伪栅极堆叠件之间的开口暴露；蚀刻所述半导体鳍的所述部分以使所述开口延伸至所述半导体鳍内，其中，在所述半导体鳍的俯视图中，所述半导体鳍的材料围绕所述开口；以及在所述半导体鳍的所述部分上的所述开口中外延生长源极/漏极区。根据本专利技术的另一些实施例，还提供了一种形成半导体器件的方法，包括：在第一半导体鳍和第二半导体鳍之间的隔离区上方形成第一伪栅极堆叠件，其中，所述第一伪栅极堆叠件从所述第一半导体鳍的侧壁上方延伸至所述第二半导体鳍的侧壁上方，并且其中，沿着所述第一半导体鳍的纵向尺寸的第一线延伸穿过所述第一半导体鳍和所述第二半导体鳍；在邻近所述第一伪栅极堆叠件的所述第一半导体鳍中蚀刻第一开口；在邻近所述第一伪栅极堆叠件的所述第二半导体鳍中蚀刻第二开口；在所述第一半导体鳍上的所述第一开口中外延生长第一源极/漏极区；在所述第二半导体鳍上的所述第二开口中外延生长第二源极/漏极区；以及利用第一替代栅极堆叠件置换所述第一伪栅极堆叠件。根据本专利技术的又一些实施例，还提供了一种半导体器件，包括：第一半导体鳍，从半导体衬底向上延伸；第一栅极堆叠件，位于所述器件的第一截面中的所述第一半导体鳍的侧壁上方且沿着所述第一半导体鳍的侧壁延伸；源极/漏极区，邻近所述第一栅极堆叠件，其中，在所述器件的俯视图中，所述第一半导体鳍的材料围绕所述源极/漏极区的至少底部；第一介电层，位于所述源极/漏极区上方；第一源极/漏极接触件，延伸穿过所述第一介电层且电连接至所述源极/漏极区；第二介电层，位于所述第一介电层和所述第一栅极堆叠件上方；以及栅极接触件，延伸穿过所述第二介电层并且电连接至所述第一栅极接触件。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1示出了根据一些实施例的半导体器件的立体图。图2、图3A、图3B、图4、图5A、图5B、图6、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12、图13A、图13B、图14A、图14B、图15A、和图15B示出了根据一些实施例的制造半导体器件的各个中间阶段的截面图和俯视图。图15C示出了半导体器件的截面图。图16A、图16B、图17A、图17B、图18A、图18B、图19A、和图19B示出了根据一些实施例的制造半导体器件的各个中间阶段的截面图和俯视图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。贯穿说明书，“基本上”用于解释由，例如，各个制造工艺的限制造成的数据精度的偏差。各个实施例提供了一个或多个下面的非限制性益处：源极/漏极外延刻面改善；伪有源区切割图案化；改善的源极/漏极接触开口接合工艺窗口、更少的短沟道效应；更少的源极/漏极接触蚀刻工艺负载需求；改善的可靠性；减少的泄漏电流；和提高的产量。图1以三维视图示出了鳍场效应晶体管(FinFET)30的实例。FinFET30包括在半导体衬底32上的半导体鳍36。衬底32包括隔离区38，以及鳍36突出于相邻的隔离区38之上并且形成在相邻的隔离区38之间。栅极电介质40沿着鳍36的侧壁并且位于鳍36的顶面上方，并且栅电极42位于栅极电介质40上方。栅极电介质40和栅电极42组成finFET30中的栅极堆叠件。鳍36的被栅极电介质40/栅电极42覆盖的部分可以称为finFET30的沟道区。源极/漏极区44和46相对于栅极电介质40和栅电极42设置在鳍36的相对两侧中。截面A-A穿过finFET30的沟道、栅极电介质40和栅电极42。截面B-B垂直于截面A-A并且沿着鳍36的纵轴和在例如源极/漏极区44和46之间的电流流动的方向上。为了清楚，随后的图是指这些参考截面。图2、图3A、图3B、图4、图5A、图5B、图6、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12、图13A、图13B、图14A、图14B、图15A、图15B、图15C、图16A、图16B、图17A、图17B、图18A、图18B、图19A和图19B是根据一个示例性实施例的制造FinFET中的中间阶段的截面图和俯视图。图2示出了图1中示出的参考截面A-A，除了多个FinFET之外。在图3A、图3B、图5A、图5B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12、图13A、图13B、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图19A和图19B中，以“A”符号结尾的图示出沿着类似的截面A-A；以“B”符号结尾的图示出为沿着类似的截面B-B；图4、图6、图14A和图14B示出根据一个示例性实施例的多个FinFET的自上而下视图。图15C示出沿着类似的截面B-B截取的器件的截面图。图2示出了衬底50。衬底50可以是掺本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：在半导体鳍上方形成第一伪栅极堆叠件和第二伪栅极堆叠件，其中，所述半导体鳍的部分由所述第一伪栅极堆叠件和所述第二伪栅极堆叠件之间的开口暴露；蚀刻所述半导体鳍的所述部分以使所述开口延伸至所述半导体鳍内，其中，在所述半导体鳍的俯视图中，所述半导体鳍的材料围绕所述开口；以及在所述半导体鳍的所述部分上的所述开口中外延生长源极/漏极区。

【技术特征摘要】
2016.04.28 US 62/329,008;2016.11.01 US 15/340,7831.一种形成半导体器件的方法，包括：在半导体鳍上方形成第一伪栅极堆叠件和第二伪栅极堆叠件，其中，所述半导体鳍的部分由所述第一伪栅极堆叠件和所述第二伪栅极堆叠件之间的开口暴露；蚀刻所述半导体鳍的所述部分以使所述开口延伸至所述半导体鳍内，其中，在所述半导体鳍的俯视图中，所述半导体鳍的材料围绕所述开口；以及在所述半导体鳍的所述部分上的所述开口中外延生长源极/漏极区。2.根据权利要求1所述的方法，其中，外延生长所述源极/漏极区包括沿着所述第一伪栅极堆叠件和所述第二伪栅极堆叠件的侧壁外延生长所述源极/漏极区。3.根据权利要求1所述的方法，其中，所述第一伪栅极堆叠件还在半导体衬底中的隔离区上方延伸。4.根据权利要求3所述的方法，其中，所述第一伪栅极堆叠件从所述半导体鳍延伸至附加的半导体鳍，其中，在所述半导体鳍和所述附加的半导体鳍之间设置所述隔离区。5.根据权利要求1所述的方法，还包括在所述第二伪栅极堆叠件的与所述第一伪栅极堆叠件相对的侧上设置的第三伪栅极堆叠件，其中，在所述第一伪栅极堆叠件下方设置所述半导体鳍的第一侧壁，并且其中，在所述第三伪栅极堆叠件下方设置与所述第一侧壁相对的所述半导体鳍的第二侧壁。6.根据权利要求1所述的方法，还包括：利用第一替代栅极堆叠件置换所述第一伪栅极堆叠件；以及利用第二替代栅极堆叠件置换所述第二伪栅极堆叠件。7.根据权利要求6所述的方法，其...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71