集成电路以及形成集成电路的方法技术

本公开涉及一种集成电路(IC)及其形成方法，其包括HKMG混合非易失性存储器(NVM)器件，其提供了小尺寸和高性能。在一些实施例中，集成电路包括存储区，存储区包括具有通过相应的浮置栅极与衬底隔开的一对控制栅电极的NVM器件。一对选择栅电极设置在一对控制栅电极的相对侧处并且包括多晶硅。逻辑区邻近存储区设置并且具有逻辑器件，逻辑器件具有金属栅电极，金属栅电极设置在逻辑栅极电介质上方并且具有由高k栅极介电层所覆盖的底部表面和侧壁表面。

Integrated circuits and methods for forming integrated circuits

The present disclosure relates to an integrated circuit (IC) and its forming method, which includes a HKMG hybrid nonvolatile memory (NVM) device, which provides small size and high performance. In some embodiments, the integrated circuit includes a storage area, and the storage area includes a NVM device with a pair of control gate electrodes separated from the substrate by the corresponding floating gate. A pair of selected gate electrodes is set at the opposite side of a pair of control gate electrodes and includes polysilicon. The logic area is adjacent to the storage area and has logic devices. The logic device has metal gate electrode, the metal gate electrode is arranged above the logic gate dielectric, and has the bottom surface and the side wall surface covered by the high k gate dielectric layer.

【技术实现步骤摘要】
集成电路以及形成集成电路的方法
本专利技术的实施例涉及半导体领域，并且更具体地，涉及集成电路以及形成集成电路的方法。
技术介绍
嵌入式存储器是一种用于半导体工业以提高集成电路(IC)性能的技术。嵌入式存储器是非独立存储器，其与逻辑内核集成在同一芯片上并支持该逻辑内核实现预期功能。高性能的嵌入式存储器具有高速和广泛的总线宽度能力，这可限制或消除芯片间通信。
技术实现思路
根据本专利技术的实施例，提供了一种集成电路(IC)，包括：存储区，存储区包括具有通过相应的浮置栅极与衬底隔开的一对控制栅电极的非易失性存储器(NVM)器件，其中，一对选择栅电极设置在一对控制栅电极的相对侧处并且包括多晶硅；以及逻辑区，逻辑区邻近存储区设置并且包括逻辑器件，逻辑器件包括金属栅电极，金属栅电极设置在逻辑栅极电介质上方并且具有由高k栅极介电层所覆盖的底部表面和侧壁表面。根据本专利技术的实施例，提供了一种形成集成电路(IC)的方法，包括：提供包括存储区和逻辑区的衬底；形成并图案化浮置栅极层和控制栅极层，以在存储区内形成包括控制栅电极和浮置栅极的一对存储栅极堆叠件并在逻辑区内形成牺牲逻辑栅极堆叠件；以及将牺牲逻辑栅极堆叠件替换为高k介电层和金属层，以在逻辑区内形成金属栅电极。根据本专利技术的实施例，提供了一种形成集成电路(IC)的方法，包括：提供包括逻辑区和存储区的衬底；在衬底上方形成浮置栅极介电层、浮置栅极层和多晶硅层间介电层；图案化多晶硅层间介电层以使其保留在存储区内并且使其从逻辑区中除去；在多晶硅层间介电层和浮置栅极层上方形成控制栅极层；图案化控制栅极层和浮置栅极层，以在存储区内形成控制栅电极和浮置栅极的一对存储栅极堆叠件，并在逻辑区内形成牺牲逻辑栅极堆叠件；以及将牺牲逻辑栅极堆叠件替换为高k介电层和金属层，以在逻辑区内形成金属栅电极。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1展示了包括混合非易失性存储器(NVM)器件的集成电路(IC)的一些实施例的截面图。图2至图14展示了包括混合NVM器件的IC的制造方法的一些实施例的一系列截面图。图15展示了包括混合NVM器件的IC的制造方法的一些实施例的流程图。具体实施方式以下公开提供了用于实施所提供主题的不同功能的多种不同的实施例或实例。组件及设置的具体示例描述如下，以简化本公开。当然，这些仅仅是实例，并不旨在限制本专利技术。例如，在随后的说明中，形成于第二功能件上或者上方的第一功能件可包含其中所述第一和第二功能件形成直接接触的实施例，也同样可能包含其中形成于第一和第二功能件之间另一功能件的实施例，这样第一和第二功能件可不进行直接接触。此外，本公开可重复多个示例中的标号和/或字母。这种重复是出于简洁与清晰目的，其本身并不表示所论述的各种实施例和/或构造间存在关系。此外，为了便于描述，本文使用空间相对术语，例如“低于”、“下面”、“下方”、“上面”、“上部”等来描述如图中所示的一个元件或功能件与另一元件或功能件的关系。空间相对术语旨在包含除附图所示的方向之外使用或操作中的器件的不同方向。该装置可调整为其他方向(旋转90度或者面向其他方向)，并且其中所使用的空间相关叙词可做相应解释。在新型技术节点中，半导体工业开始在单个半导体芯片上集成逻辑器件和存储器件。该集成提高了其中具有两个分开的芯片(一个用于存储器件，一个用于逻辑器件)由于连接两个芯片的导线和引线造成不希望的延迟的解决方案的性能。此外，由于共享用于制造两种类型的器件的特定工艺步骤，减少了在同一半导体芯片上集成存储器和逻辑器件的工艺的成本。嵌入式存储器的一种常见类型是嵌入式闪速存储器，其可包括闪速存储单元阵列。闪速存储单元包括通过绝缘电介质电绝缘的浮置栅极。闪速存储单元的控制栅极通过浮置栅极与衬底内的沟道区分离。高k金属栅极(HKMG)技术也已成为下一代CMOS器件的领跑者之一。HKMG技术结合了高k电介质，以增加晶体管电容并减少栅极漏电。金属栅电极用于帮助费米能级钉扎，并允许栅极调整到低阈值电压。通过结合金属栅电极和高k电介质，HKMG技术使进一步缩放成为可能，并允许集成芯片以较低的功率运行。本公开涉及一种集成电路(IC)及其形成方法，该电路包括小尺寸和高性能的非易失性存储器(NVM)器件，其与高k金属栅极(HKMG)逻辑器件集成。在一些实施例中，集成电路包括设置在衬底上方的存储区和相邻的逻辑区。逻辑区包括逻辑器件，其包括具有由高k栅极介电层覆盖的底面和侧壁表面并设置在逻辑栅极电介质上方的金属栅电极，并且存储区包括非易失性存储器(NVM)器件，其包括一对控制栅电极，控制栅电极由相应的浮置栅极其与衬底隔开。一对选择栅电极设置在一对控制栅电极的相对侧，并通过选择栅极电介质与衬底隔开。在一些实施例中，选择栅电极和控制栅电极包括与逻辑器件的金属栅电极不同的材料(例如，多晶硅)。通过HKMG逻辑器件和NVM存储区的集成，制造工艺得到了简化，使新型技术节点中的进一步缩放(例如，28nm和以下)变为可能。图1展示了包括混合NVM器件(例如，与HKMG逻辑器件集成的半导体存储器件)的IC100的一些实施例的截面图。IC100包括存储区102和邻近存储区102设置的逻辑区104。逻辑区104包括逻辑器件112，其包括设置在衬底106上方的晶体管112a、112b。逻辑器件112(例如，晶体管112a、112b)包括金属栅电极114，其底部表面和侧壁表面由高k栅极介电层116所覆盖。金属栅电极114和高k栅极介电层116可以设置在逻辑栅极电介质132上方。通过使用逻辑器件112的晶体管中的HKMG结构，晶体管电容(以及由此的驱动电流)上升，并且栅极漏电和阈值电压降低。存储区102包括非易失性存储(NVM)器件118，其包括一对控制栅电极122，控制栅电极通过相应的浮置栅极124与衬底106隔开。浮置栅极124设置在浮置栅极电介质138上，且具有由多晶硅层间电介质136所覆盖的上表面。在一些实施例中，控制栅极间隔件140可设置在多晶硅层间电介质136上并且沿着一对控制栅电极122的侧壁。浮置栅极间隔件128可设置在浮置栅极电介质138上并且沿着一对浮置栅电极124的外侧壁。在一些实施例中，浮置栅极间隔件128可包括一个或多个氧化物层或氮化物层。例如，浮置栅极间隔件128可包括多层结构，例如具有夹在两个氧化物层之间的氮化物层的ONO结构，或者夹在两个氮化物层之间的氧化物层的NON结构。在一些实施例中，一对选择栅电极120设置在一对控制栅电极122的相对侧，且通过选择栅极电介质134与衬底106隔开。浮置栅极电介质138和多晶硅层间电介质136的厚度大于选择栅极电介质134的厚度。在一些实施例中，控制栅电极122和选择栅电极120具有立方体形状，其具有与金属栅电极114的上表面对齐的平坦上表面。擦除栅电极152可设置在共用的源极/漏极电介质148上的一对浮置栅极124的内侧之间，并且通过穿隧介电层154与浮置栅极124隔开。擦除栅电极152可具有与控制栅电极122和金属栅电极114的上表面共本文档来自技高网...

【技术保护点】
一种集成电路(IC)，包括：存储区，所述存储区包括具有通过相应的浮置栅极与衬底隔开的一对控制栅电极的非易失性存储器(NVM)器件，其中，一对选择栅电极设置在所述一对控制栅电极的相对侧处并且包括多晶硅；以及逻辑区，所述逻辑区邻近所述存储区设置并且包括逻辑器件，所述逻辑器件包括金属栅电极，所述金属栅电极设置在逻辑栅极电介质上方并且具有由高k栅极介电层所覆盖的底部表面和侧壁表面。

【技术特征摘要】
2016.05.24 US 15/162,7611.一种集成电路(IC)，包括：存储区，所述存储区包括具有通过相应的浮置栅极与衬底隔开的一对控制栅电极的非易失性存储器(NVM)器件，其中，一...

【专利技术属性】
技术研发人员：吴伟成，张健宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71