静态随机存取存储器的布局图案制造技术

本发明专利技术公开一种静态随机存取存储器的布局图案，至少包含一第一上拉晶体管、一第二上拉晶体管、一第一下拉晶体管、一第二下拉晶体管、一第一存取晶体管以及一第二存取晶体管位于一基底上，多个鳍状结构位于基底上，至少包含有一至少一第一鳍状结构与至少一第二鳍状结构，至少一J状栅极结构，该至少一J状栅极结构包含有一长边部分、一短边部分以及一连接该长边部分与该短边部分的桥接部分，以及至少一第一延伸接触结构，横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，其中该至少一第一延伸接触结构与该桥接部分不重叠。

Layout patterns of static random access memory

The layout pattern of the invention discloses a static random access memory, comprising at least a first pull-up transistor, a second pull-up transistor, a first pull-down transistor, a second pull-down transistor, a first access transistor and a second transistor access located in a substrate, a plurality of fin structure in the substrate includes at least one at least a first fin structure and at least a second fin structure, at least one J shaped gate structure, the at least one J shaped gate structure comprises a long edge, a short edge part and a connecting part of the long side of the short part and the edge part of the bridge, and at least a first extending contact structure across the at least a first fin structure and at least one of the second fin structure, wherein the at least one first extended contact structure and the bridging part do not overlap.

【技术实现步骤摘要】
静态随机存取存储器的布局图案
本专利技术涉及一种静态随机存取存储器(staticrandomaccessmemory，SRAM)，尤其是涉及一种具有增加良率和提升读取速度的静态随机存取存储器(SRAM)的布局图案。
技术介绍
在一嵌入式静态随机存取存储器(embeddedstaticrandomaccessmemory,embeddedSRAM)中，包含有逻辑电路(logiccircuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memorycell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储器(DynamicRandomAccessMemory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在电脑系统中当作快取存储器(cachememory)等的应用。然而随着制作工艺线宽与曝光间距的缩减，现今SRAM元件的制作难以利用现有的架构曝出所要的图案。因此如何改良现有SRAM元件的架构来提升曝光的品质即为现今一重要课题。
技术实现思路
本专利技术提供一种静态随机存取存储器(SRAM)的布局图案，至少包含一第一上拉晶体管(PL1)、一第二上拉晶体管(PL2)、一第一下拉晶体管(PD1)、一第二下拉晶体管(PD2)、一第一存取晶体管(PG1)以及一第二存取晶体管(PG2)位于一基底上，多个鳍状结构位于该基底上，该些鳍状结构至少包含有一至少一第一鳍状结构与至少一第二鳍状结构，至少一J状栅极结构，该至少一J状栅极结构包含有一长边部分、一短边部分以及一连接该长边部分与该短边部分的桥接部分，以及至少一第一延伸接触结构(N1)，横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，其中该至少一第一延伸接触结构与该桥接部分不重叠。此外，上述第一下拉晶体管(PD1)至少包含该J状栅极结构以及该些多个鳍状结构，其中该长边部分横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，而该短边部分则跨越该至少一第一鳍状结构，以及还包含至少一第一存取栅极结构，位于该基底上，其中该至少一第一存取栅极结构与该至少一J状栅极结构的该短边部分排列方向相同，且该至少一第一存取栅极结构与该至少一J状栅极结构的该短边部分具有相同的一对称轴。本专利技术的特征在于，J状栅极结构的长边部分与短边部分都同时跨越了同一鳍状结构，因此在有限的空间内，增加了栅极结构跨越的鳍状结构数量，进一步提升下拉晶体管的读取速度。除此之外，本实施例的另外一特征在于，从上视图来看，接触结构与桥接结构并不互相重叠，两者之间保有一间距。根据申请人实验发现，当桥接结构不与接触结构重叠时，可以降低寄生电容产生，进而达到增加制作工艺良率、提高SRAM稳定度与读取速度等功效。附图说明图1为本专利技术静态随机存取存储器中一组六晶体管静态随机存取存储器(six-transistorSRAM,6T-SRAM)存储单元的电路图；图2为本专利技术较佳实施例的一静态随机存取存储器的布局图；图3为本专利技术的一实施例，得到沿着图2中剖面线A-A’的剖视图；图4为本专利技术的另一实施例，得到沿着图2中剖面线A-A’的剖视图；图5为本专利技术静态随机存取存储器中一组双端口八晶体管静态随机存取存储器(eight-transistordualportSRAM，8TDP-SRAM)存储单元的电路图；图6为本专利技术第二较佳实施例的一静态随机存取存储器的布局图；图7为本专利技术另一较佳实施例的一六晶体管静态随机存取存储器的布局图；图8为本专利技术另一较佳实施例的一八晶体管静态随机存取存储器的布局图。符号说明106T-SRAM存储单元11特定范围11A边界128TDP-SRAM存储单元24存储节点26存储节点28串接电路30串接电路52基底54鳍状结构54A第一鳍状结构54B第二鳍状结构54C第三鳍状结构54D第四鳍状结构56J状栅极结构56A长边部分56B短边部＝分56C桥接部分56C’多晶硅层56C”金属层57接触结构58A第一扩散区58B第二扩散区60第一存取栅极结构62第二存取栅极结构72延伸接触结构74、76、78、80、82、84、86、88接触结构PL1第一上拉晶体管PD1第一下拉晶体管PL2第二上拉晶体管PD2第二下拉晶体管PG1第一存取晶体管PG2第二存取晶体管PG3第三存取晶体管PG4第四存取晶体管Vcc电压源Vss电压源BL1位线BL2位线BL3位线BL4位线WL字符线WL1字符线WL2字符线G间距具体实施方式为使熟习本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的较佳实施例，并配合所附附图，详细说明本专利技术的构成内容及所欲达成的功效。为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人皆应能理解其是指物件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所公开的范围，在此容先叙明。请参照图1与图2，图1为本专利技术静态随机存取存储器中一组六晶体管静态随机存取存储器(six-transistorSRAM,6T-SRAM)存储单元的电路图，图2为本专利技术较佳实施例的一静态随机存取存储器的布局图。如图1与图2所示，本专利技术的静态随机存取存储器较佳包含至少一组静态随机存取存储器单元，其中每一静态随机存取存储器单元包含一六晶体管静态随机存取存储单元(six-transistorSRAM,6T-SRAM)10。请参考图1，在本实施例中，各6T-SRAM存储单元10较佳由一第一上拉晶体管(Pull-Uptransistor)PL1、一第二上拉晶体管PL2、一第一下拉晶体管(Pull-Downtransistor)PD1、一第二下拉晶体管PD2、一第一存取晶体管(Accesstransistor)PG1和一第二存取晶体管PG2构成正反器(flip-flop)，其中第一上拉晶体管PL1和第二上拉晶体管PL2、第一下拉晶体管PD1和第二下拉晶体管PD2构成栓锁电路(latch)，使数据可以栓锁在存储节点(StorageNode)24或26。另外，第一上拉晶体管PL1和第二上拉晶体管PL2是作为主动负载之用，其也可以一般的电阻来取代做为上拉元件，在此情况下即为四晶体管静态随机存取存储器(four-transistorSRAM,4T-SRAM)。另外在本实施例中，第一上拉晶体管PL1和第二上拉晶体管PL2各自的一源极区域电连接至一电压源Vcc，第一下拉晶体管PD1和第二下拉晶体管PD2各自的一源极区域电连接至一电压源Vss。在一实施例中，6T-SRAM存储单元10的第一上拉晶体管PL1、第二上拉晶体管PL2是由P型金属氧化物半导体(P-typemetaloxidesemiconductor,PMOS)晶体管所组成，而第一下拉晶体管PD1、第二下本文档来自技高网...

【技术保护点】
一种静态随机存取存储器的布局图案，至少包含：第一上拉晶体管(PL1)、第二上拉晶体管(PL2)、第一下拉晶体管(PD1)、第二下拉晶体管(PD2)、第一存取晶体管(PG1)以及第二存取晶体管(PG2)位于一基底上；多个鳍状结构位于该基底上，该些鳍状结构至少包含有至少一第一鳍状结构与至少一第二鳍状结构；J状栅极结构，该J状栅极结构包含有一长边部分、一短边部分，以及一连接该长边部分与该短边部分的桥接部分，其中该第一下拉晶体管(PD1)至少包含该J状栅极结构以及该些多个鳍状结构，其中该长边部分横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，而该短边部分则跨越该至少一第一鳍状结构；第一存取栅极结构，位于该基底上，其中该第一存取栅极结构与该J状栅极结构的该短边部分排列方向相同，且该第一存取栅极结构与该J状栅极结构的该短边部分具有相同的一对称轴；以及第一延伸接触结构(N1)，横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，其中该第一延伸接触结构与该桥接部分不重叠。

【技术特征摘要】
2016.05.04 TW 1051138031.一种静态随机存取存储器的布局图案，至少包含：第一上拉晶体管(PL1)、第二上拉晶体管(PL2)、第一下拉晶体管(PD1)、第二下拉晶体管(PD2)、第一存取晶体管(PG1)以及第二存取晶体管(PG2)位于一基底上；多个鳍状结构位于该基底上，该些鳍状结构至少包含有至少一第一鳍状结构与至少一第二鳍状结构；J状栅极结构，该J状栅极结构包含有一长边部分、一短边部分，以及一连接该长边部分与该短边部分的桥接部分，其中该第一下拉晶体管(PD1)至少包含该J状栅极结构以及该些多个鳍状结构，其中该长边部分横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，而该短边部分则跨越该至少一第一鳍状结构；第一存取栅极结构，位于该基底上，其中该第一存取栅极结构与该J状栅极结构的该短边部分排列方向相同，且该第一存取栅极结构与该J状栅极结构的该短边部分具有相同的一对称轴；以及第一延伸接触结构(N1)，横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，其中该第一延伸接触结构与该桥接部分不重叠。2.如权利要求1所述的布局图案，其中该J状栅极结构的该短边部分，位于该桥接部分以及该第一存取栅极结构之间。3.如权利要求1所述的布局图案，其中还包含至少一第三鳍状结构位于该基底上，且该J状栅极结构的该长边部分横跨于该至少一第三鳍状结构上，组成该第一上拉晶体管(PL1)的一栅极。4.如权利要求3所述的布局图案，其中还包含一电压源Vcc，与该至少一第三鳍状结构电连接。5.如权利要求3所述的布局图案，其中该第一延伸接触结构还跨越于该至少一第三鳍状结构。6.如权利要求1所述的...

【专利技术属性】
技术研发人员：叶书玮，吴宗训，苏智洺，郭有策，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71