【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术构思涉及存储器件以及制造该存储器件的方法,更具体地,涉及具有交叉点堆叠结构的存储器件以及制造该存储器件的方法。
技术介绍
随着电子产品的变轻、变薄、变短和小型化倾向,对高集成的半导体器件存在增长的需求。为了满足这种需求,已经提出了具有三维(3D)交叉点堆叠结构的存储器件,其中存储单元设置在彼此交叉的两个电极之间的交叉点处。此外,为了满足按比例缩小具有交叉点堆叠结构的存储器件的持续的要求,可能必须减小配置用于每个存储器件的所有层的尺寸。然而,由于存储器件的小型化,可能在制造存储器件的过程中产生各种缺陷,并且所产生的缺陷会降低存储器件的可靠性并会降低生产率。
技术实现思路
本专利技术构思的实施方式提供一种存储器件以及制造该存储器件的方法,其中由图案化存储单元的工艺引起的缺陷被最小化,从而提高存储器件的可靠性。根据本专利技术构思的一方面,提供一种存储器件,该存储器件包括:第一电极线层,设置在基板之上,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在第一电极线层之上,第二电极线层包括在第二方向上延伸并在第一方向上彼此间隔开的多条第二电极线;以及第一存储单元层,设置在第一电极线层和第二电极线层之间,第一存储单元层包括分别设置在所述多条第一电极线交叉所述多条第二电极线所在的部分中,其中所述多个第一存储单元的每个包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,在第一方向上延伸的第一绝缘层设置在相邻的第一电极线之间,第二绝缘层设置在相邻的第一存储单元之间,在第二方向 ...
【技术保护点】
一种半导体器件,包括:第一电极线层,设置在基板之上,所述第一电极线层包括在第一方向上延伸并在不同于所述第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在所述第一电极线层之上,所述第二电极线层包括在所述第二方向上延伸并在所述第一方向上彼此间隔开的多条第二电极线;以及第一存储单元层,包括分别设置在位于所述第一电极线层和所述第二电极线层之间且在该处所述多条第一电极线和所述多条第二电极线交叉的部分中的多个第一存储单元,其中所述多个第一存储单元中的每个包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,在所述第一方向上延伸的第一绝缘层设置在相邻的第一电极线之间,第二绝缘层设置在相邻的第一存储单元之间,在所述第二方向上延伸的第三绝缘层设置在相邻的第二电极线之间,以及所述第二绝缘层的顶部包括在相邻的第二电极线之间的凹陷部分。
【技术特征摘要】
2016.02.22 KR 10-2016-00206961.一种半导体器件,包括:第一电极线层,设置在基板之上,所述第一电极线层包括在第一方向上延伸并在不同于所述第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在所述第一电极线层之上,所述第二电极线层包括在所述第二方向上延伸并在所述第一方向上彼此间隔开的多条第二电极线;以及第一存储单元层,包括分别设置在位于所述第一电极线层和所述第二电极线层之间且在该处所述多条第一电极线和所述多条第二电极线交叉的部分中的多个第一存储单元,其中所述多个第一存储单元中的每个包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,在所述第一方向上延伸的第一绝缘层设置在相邻的第一电极线之间,第二绝缘层设置在相邻的第一存储单元之间,在所述第二方向上延伸的第三绝缘层设置在相邻的第二电极线之间,以及所述第二绝缘层的顶部包括在相邻的第二电极线之间的凹陷部分。2.如权利要求1所述的半导体器件,其中所述多条第二电极线中的每条从下部到上部逐渐地变宽,以及所述第二绝缘层覆盖所述多条第二电极线的每条的两个侧表面的下部。3.如权利要求1所述的半导体器件,其中所述多条第一电极线中的每条的顶部包括在所述多个第一存储单元中的沿所述第一方向设置的每两个相邻的第一存储单元之间的第一凹陷,所述第一绝缘层的顶部包括在所述多个第一存储单元中的沿所述第二方向设置的每两个相邻的第一存储单元之间的第二凹陷,以及所述第二绝缘层填充所述第一凹陷和所述第二凹陷。4.如权利要求1所述的半导体器件,其中所述多个存储单元均包括接触对应的第一电极线的第一电极层和接触对应的第二电极线的第二电极层中的至少一个。5.如权利要求1所述的半导体器件,其中所述多个存储单元均包括接触对应的第二电极线的第二电极层,所述中间电极层和所述第二电极层中的至少一个包括接触所述可变电阻层的加热单元,以及所述加热单元包括基于碳的导电材料。6.如权利要求1所述的半导体器件,还包括:第三电极线层,设置在所述第二电极线层之上,所述第三电极线层包括多条第三电极线;和第二存储单元层,包括分别设置在位于所述第二电极线层和所述第三电极线层之间且在该处所述多条第二电极线和所述多条第三电极线交叉的部分中的多个第二存储单元,其中所述多条第三电极线中的每条从下部到上部逐渐地变宽。7.如权利要求6所述的半导体器件,还包括:至少一个第一顶电极线层,设置在所述第三电极线层之上,所述至少一个第一顶电极线层包括多条第一顶电极线;至少一个第二顶电极线层,设置在与其对应的所述第一顶电极线层之上,所述至少一个第二顶电极线层包括多条第二顶电极线;和至少两个顶存储单元层,每个包括分别设置在位于所述至少一个第一顶电极线层中的一个和所述至少一个第二顶电极线层中的紧邻的一个之间且在该处所述多条第一顶电极线和所述多条第二顶电极线交叉的部分中的多个存储单元。8.如权利要求1所述的半导体器件,其中所述可变电阻层包括GeSbTe、InSbTe和BiSbTe中的至少一种,或包括包含交替地堆叠的GeTe和SbTe的超晶格结构。9.如权利要求1所述的半导体器件,其中所述选择器件层包括双向阈值开关器件、二极管和晶体管的其中之一。10.如权利要求1所述的半导体器件,其中所述选择器件层包括双向阈值开关器件,以及所述双向阈值开关器件包括硅(Si)、锗(Ge)、锑(Sb)、硒(Se)、砷(As)、铟(In)和锡(Sn)中的至少两种,并基于作为主要成分的碲(Te),所述双向阈值开关器件包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、铟(In)和锡(Sn)中的至少两种,并基于作为主要成分的砷(As),或者所述双向阈值开关器件包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、砷(As)、铟(In)和锡(Sn)中的至少两种,并基于作为主要成分的硒(Se)。11.如权利要求1所述的半导体器件,还包括在所述基板之上并在所述第一电极线层下面的集成电路层。12.一种半导体器件,包括:第一电极线层,设置在基板之上,所述第一电极线层包括在第一方向上延伸并在不同于所述第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在所述第一电极线层之上,所述第二电极线层包括在所述第二方向上延伸并在所述第一方向上彼此间隔开的多条第二电极线;以及第一存储单元层,包括设置在位于所述第一电极线层和所述第二电极线层之间并且在该处所述多条第一电极线和所述多条第二电极线交叉的部分中,其中所述多个第一存储单元均包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,所述选择器件层和所述可变电阻层中的其中之一从下部到上部逐渐变宽,划分单位存储单元的单元绝缘层设置在相邻的第一存储单元之间,在所述第二方向上延伸的顶绝缘层设置在相邻的第二电极线之间,以及所述单元绝缘层的顶部包括在相邻的第二电极线之间的凹陷部分。13.如权利要求12所述的半导体器件,其中在所述第一方向上延伸的底部绝缘层设置在相邻的第一电极线之间,所述多条第一电极线中的每条具有相对于所述底部绝缘层的顶部而凹陷的结构,以及所述选择器件层从下部到上部逐渐地变宽,并设置在相邻的底部绝缘层之间。14.如权利要求12所述的半导体器件,其中在所述第一方向上延伸的底部绝缘层设置在相邻的第一电极线之间,模制绝缘层设置在所述底部绝缘层之上,以及所述选择器件层和所述可变电阻层的其中之一设置在相邻的模制绝缘层之间。15.如权利要求14所述的半导体器件,其中所述选择器件层从下部到上部逐渐地变宽,并具有在所述第一方向上延伸的结构或被划分用于多个单位存储单元中的每个的结构。16.如权利要求14所述的半导体器件,其中所述可变电阻层从下部到上部逐渐地变宽,并具有被划分用于多个单位存储单元的每个的结构。17.如权利要求12所述的半导体器件,其中所述多个第一存储单元均包括接触对应的第一电极线的第一电极层,以及所述第一电极层具有在所述第一方向上延伸的结构或被划分用于多个单位存储单元的每个的结构。18.一种制造半导体器件的方法,该方法包括:在基板之上形成第一电极线层,所述第一电极线层包括在第一方向上延伸并在不同于所述第一方向的第二方向上彼此间隔开的多条第一电极线、以及设置在相邻的第一电极线之间的第一绝缘层;在所述第一电极线层和所...
【专利技术属性】
技术研发人员:郑智贤,李镇宇,高宽协,姜大焕,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。