静态随机存取记忆体单元制造技术

静态随机存取记忆体(static random access memory；SRAM)单元包括第一至第四晶体管，此第一至第四晶体管为第一类型晶体管，以及第五及第六晶体管，此第五及第六晶体管为第二类型晶体管。第一及第二晶体管的源极区是由第一源极扩散区形成，第五及第六晶体管的源极区是分别由第二源极扩散区及第三源极扩散区形成，并且第三及第四晶体管的源极区是由第四源极扩散区形成。SRAM单元进一步包括第一数据储存电极，此第一数据储存电极自第三及第六晶体管的第一栅极线线性延伸且电连接第一栅极线及第一源极扩散区及第二源极扩散区；以及第二数据储存电极，此第二数据储存电极自第二及第五晶体管的第二栅极线线性延伸且电连接第二栅极线及第三源极扩散区及第四源极扩散区。

Static random access memory cell

Static random access memory (static random access memory; SRAM) unit includes first to fourth transistors, the first to fourth transistors for the first type of transistor, and the fifth and six transistors, the fifth and six transistors for second type transistor. The first and the two transistor source region is composed of a first source diffusion region is formed, the fifth and six transistors are respectively by the source region of the second source diffusion and the source diffusion region is formed, and the third and the four transistor source region is composed of fourth source diffusion region is formed. SRAM data storage unit further includes a first electrode, the first electrode of the first gate line data storage since third and six transistors linear extending and electrically connected with the first gate line and the first source diffusion region and two source diffusion region; and a second data storage electrode, the second electrode data storage since second and five transistor gate lines second linear extension and electrically connecting the second gate line and a source diffusion and the source diffusion region four.

【技术实现步骤摘要】
静态随机存取记忆体单元
本揭示案是有关于静态随机存取记忆体(staticrandomaccessmemory,SRAM)及制造SRAM的方法，且更特定言之，是关于SRAM中的互连及制造此SRAM中的互连的方法。
技术介绍
当静态随机存取记忆体(staticrandomaccessmemory,SRAM)配备有电力时，通常使用SRAM进行数据储存。为满足可携式电子及高速计算的需求，期望将更多包括交叉耦合反相器的数据储存单元整合至单一SRAM晶片并降低其功耗，例如通过用具有更小尺寸及更低功耗的垂直晶体管取代已知晶体管。然而，在半导体行业中已经出现了将垂直晶体管整合至SRAM晶片中的挑战。
技术实现思路
根据本揭示案的多个实施例，一种静态随机存取记忆体(staticrandomaccessmemory,SRAM)单元包括第一晶体管至第六晶体管、第一数据储存电极以及第二数据储存电极。第一晶体管至第四晶体管为第一类型晶体管。第五晶体管及第六晶体管为第二类型晶体管。第一晶体管的源极区及第二晶体管的源极区是由第一源极扩散区形成。第五晶体管的源极区及第六晶体管的源极区是分别由第二源极扩散区及第三源极扩散区形成。第三晶体管的源极区及第四晶体管的源极区是由第四源极扩散区形成。第一数据储存电极自第一栅极线性延伸。第一栅极线将第三晶体管的栅极及第六晶体管的栅极彼此连接，以及将第一栅极线及第一源极扩散区及第二源极扩散区彼此电连接。第二数据储存电极自第二栅极线性延伸。第二栅极线将第二晶体管的栅极及第五晶体管的栅极彼此连接，以及将第二栅极线及第三源极扩散区及第四源极扩散区彼此电连接。附图说明图1A及图1B是根据本揭示案的各实施例的SRAM单元的示例性电路图；图2是根据本揭示案的一些实施例的示例性垂直晶体管的示意性横截面图；图3是根据本揭示案的一些实施例的SRAM单元的布局；图4是示意性图示图3所示的SRAM单元的立体图；图5是示意性图示图3中部分B的放大立体图；图6A及图6B分别为沿着线AA-AA'及线BB-BB'所截取的横截面图，以及另外图示图5中未包括的介电层；图7A是图3中所示的SRAM单元的布局，其中仅图示图3的通道区及源极扩散区，以及图7B为图3中所示的SRAM单元的布局，其中仅图示图3的通道区、栅极层、漏极区，以及数据储存电极；图8是根据本揭示案的一些实施例图示制造SRAM的方法的流程图；图9A至图9E是根据本揭示案的一些实施例示意性图示制造数据储存电极的方法的横截面图；图10A至图10G是根据本揭示案的其他实施例示意性图示制造数据储存电极的方法的横截面图；图11是根据本揭示案的其他实施例的SRAM单元的布局。具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭示案。当然，这些实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。进一步地，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且因此本文所使用的空间相对性描述词可相应地按此解读。尽管在本揭示案中，解释了单一静态随机存取记忆体(staticrandomaccessmemory,SRAM)单元的电路图、布局，以及制造方法，但是应了解SRAM通常包括阵列中排列的多个SRAM单元。在此SRAM中，阵列的相同列中的SRAM单元的字符线可彼此连接，阵列的相同行中的SRAM单元的位线可彼此连接，并且相同列或相同行中的SRAM单元的电力供应节点可彼此连接。应了解，在本揭示案中指定相同晶体管的源极区及漏极区，以及源极及漏极仅为了将源极区与漏极区彼此区别开以及为了将源极及漏极彼此区别开。相同晶体管的源极区及漏极区可分别替代地被称为漏极区及源极区，并且相同晶体管的源极及漏极可分别称为漏极及源极。在本揭示案中，当两个或两个以上晶体管的源极(漏极)区是由相同层形成且彼此连接时，相同层被称为源极(漏极)扩散区。当两个或两个以上晶体管的栅极是由相同层形成且彼此连接时，相同栅极层被称为栅极线。在本揭示案中，组成晶体管源极区的源极扩散区代表重掺杂有在基板中井的顶部形成的杂质的扩散区，且由诸如浅沟槽隔离(shallowtrenchisolation；STI)的绝缘层环绕。STI具有比源极扩散区深但比在其中形成源极扩散区的井浅的沟槽深度。相邻的源极扩散区是通过插入其间的STI分离。图1A及图1B是根据本揭示案的各实施例的SRAM单元的示例性电路图。参考图1A，SRAM单元10包括第一上拉(pull-up)晶体管PU1、第一下拉(pull-down)晶体管PD1，以及第一传输门(pass-gate)晶体管PG1。第一上拉晶体管PU1、第一下拉晶体管PD1，以及第一传输门晶体管PG1的源极在第一数据储存节点ND11处电连接。SRAM单元10进一步包括第二上拉晶体管PU2、第二下拉晶体管PD2，以及第二传输门晶体管PG2。第二上拉晶体管PU2、第二下拉晶体管PD2，以及第二传输门晶体管PG2的源极在第二数据储存节点ND12处电连接。在一些实施例中，第二上拉晶体管PU2以及第二下拉晶体管PD2的栅极经由第一数据储存节点ND11电连接至第一下拉晶体管PD1、第一传输门晶体管PG1，以及第一上拉晶体管PU1的源极。第一上拉晶体管PU1以及第一下拉晶体管PD1的栅极经由第二数据储存节点ND12电连接至第二下拉晶体管PD2、第二传输门晶体管PG2，以及第二上拉晶体管PU2的源极。第一上拉晶体管PU1及第二上拉晶体管PU2的漏极(可参考图4的漏极区520、620)连接至第一电力供应节点Vdd，而第一下拉晶体管PD1及第二下拉晶体管PD2的漏极连接至第二电力供电节点Vss。根据一些实施例，第一电力供应节点Vdd可电连接至自SRAM电力供应电路(未图示)提供的正电位，并且第二电力供电节点Vss可电连接至地面。第一传输门晶体管PG1以及第二传输门晶体管PG2的栅极连接至字符线WL。第一传输门晶体管PG1以及第二传输门晶体管PG2的漏极分别连接至第一位线BL及第二位线BLB。根据一些实施例，在SRAM单元10中，第一传输门晶体管PG1及第二传输门晶体管PG2以及第一下拉晶体管PD1及第二下拉晶体管PD2为N型晶体管，而第一上拉晶体管PU1及第二上拉晶体管PU2为P型晶体管。在SRAM单元10的读取操作期间，当例如通过经由字符线WL施加至第一传输门晶体管PG1及第二传输门晶体管PG2的栅极的读取信号，开启第一传输门晶体管PG1及第二传输门晶体管PG2时，经由第一传输门晶体管PG1及第二本文档来自技高网...

【技术保护点】
一种静态随机存取记忆体单元，其特征在于，包括：第一晶体管至第四晶体管，该第一晶体管至该第四晶体管为第一类型晶体管；第五晶体管及第六晶体管，该第五晶体管及该第六晶体管为第二类型晶体管，其中该第一晶体管的源极区及该第二晶体管的源极区是由第一源极扩散区形成，该第五晶体管的源极区及该第六晶体管的源极区是分别由第二源极扩散区及第三源极扩散区形成，以及该第三晶体管的源极区及该第四晶体管的源极区是由第四源极扩散区形成；第一数据储存电极，自第一栅极线性延伸，该第一栅极线将该第三晶体管的栅极及该第六晶体管的栅极彼此连接，以及将该第一栅极线及该第一源极扩散区及该第二源极扩散区彼此电连接；以及第二数据储存电极，自第二栅极线性延伸，该第二栅极线将该第二晶体管的栅极及该第五晶体管的栅极彼此连接，以及将该第二栅极线及该第三源极扩散区及该第四源极扩散区彼此电连接。

【技术特征摘要】
2016.03.02 US 15/059,0211.一种静态随机存取记忆体单元，其特征在于，包括：第一晶体管至第四晶体管，该第一晶体管至该第四晶体管为第一类型晶体管；第五晶体管及第六晶体管，该第五晶体管及该第六晶体管为第二类型晶体管，其中该第一晶体管的源极区及该第二晶体管的源极区是由第一源极扩散区形成，该第五晶体管的源极区及该第六晶体管的源极区是分别由第二源极扩散区及第三...

【专利技术属性】
技术研发人员：徐国修，连崇德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71