静态随机存取记忆体储存单元制造技术

一种静态随机存取记忆体储存单元，包括依序排列在第一方向的第一源极扩散区域到第四源极扩散区域、第一通闸晶体管其源极区域由第一源极扩散区域形成、第一上拉晶体管及第二上拉晶体管其源极区域由第二源极扩散区域形成、第一下拉晶体管及第二下拉晶体管其源极区域由第三源极扩散区域形成、第二通闸晶体管其源极区域由第四源极扩散区域形成、以及第一通闸晶体管与第二通闸晶体管之间的中间区域横穿整个静态随机存取记忆体储存单元。第一源极扩散区域及第四源极扩散区域中与中间区域隔开。

Static random access memory storage unit

A static random access memory storage unit, including sequentially arrayed in a first direction of the first source diffusion region fourth source diffusion region, the first pass gate transistor of the source region by the first source diffusion region is formed, a first pull-up transistor and the two transistor pull the source region from second source diffusion region first, the formation of the pull-down transistors and two pull-down transistors of the source region by the third source diffusion region is formed, second pass gate transistor the source region by fourth source diffusion region is formed, and a first pass gate transistor and the second transistor through the gate between the intermediate region across the static random access memory storage unit. The first source diffusion region and the four source diffusion region are spaced from the intermediate region.

【技术实现步骤摘要】
静态随机存取记忆体储存单元
本揭示案是有关于静态随机存取记忆体的布局，及更进一步而言，是有关于可以缩小储存单元尺寸的静态随机存取记忆体布局。
技术介绍
一般来说，当静态随机存取记忆体(staticrandomaccessmemory；SRAM)用于数据储存时，需要供电给静态随机存取记忆体。为满足对便携式电子装置及高速计算的要求，需要将相当多个数据储存单元整合至单一个静态随机存取记忆体晶片中，也可能需要将习用晶体管替换为具有更小大小及更低功耗的垂直晶体管来降低其功耗。然而，在半导体工业中，将垂直晶体管整合至静态随机存取记忆体晶片已显现挑战。
技术实现思路
根据本揭示案的一些态样，静态随机存取记忆体(staticrandomaccessmemory；SRAM)储存单元包括依序排列在第一方向的第一源极扩散区域到第四源极扩散区域、第一通闸晶体管(其源极区域由第一源极扩散区域形成)、第一上拉晶体管及第二上拉晶体管(其源极区域由第二源极扩散区域形成)、第一下拉晶体管及第二下拉晶体管(其源极区域由第三源极扩散区域形成)、第二通闸晶体管(其源极区域由第四源极扩散区域形成)，及第一通闸晶体管与第二通闸晶体管之间的中间区域，此中间区域沿平行于第一方向的方向直线延伸及横穿整个静态随机存取记忆体储存单元。第一源极扩散区域及第四源极扩散区域中的每一者与中间区域隔开。附图说明本揭示案的态样最佳在阅读附图时根据下文的详细说明来进行理解。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1是根据本揭示案的多个实施例的静态随机存取记忆体储存单元的示例性电路图；图2A是根据本揭示案的一些实施例的一示例性垂直晶体管的关键元素示意性透视图，及图2B是示例性垂直晶体管的示意性横剖面图；图3是根据本揭示案的一些实施例的静态随机存取记忆体储存单元布局；图4是图3中图示的静态随机存取记忆体储存单元布局，其中仅图示通道、源极扩散区域、栅极线，及漏极扩散区域；图5是图3中图示的静态随机存取记忆体储存单元布局，其中仅图示通道、源极扩散区域、栅极线、漏极扩散区域及互连区域；图6是一放大图，此图示意地图示图3中静态随机存取记忆体储存单元的相邻通闸晶体管的关键组件；图7A及图7B是根据本揭示案的一些实施例的静态随机存取记忆体储存单元简化布局，其中仅图示静态随机存取记忆体储存单元的源极扩散区域；图8A及图8B是根据本揭示案的其他实施例的静态随机存取记忆体储存单元简化布局，这些简化布局基于对图6中图示的静态随机存取记忆体储存单元布局的修改；以及图9图示根据本揭示案的一实施例用于制造静态随机存取记忆体阵列的方法的流程图。具体实施方式以下揭示内容提供众多不同的实施例或实例以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本揭示案。这些组件及排列当然仅为实例，及不意欲进行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包括其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本揭示案在多个实例中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。此外，本案中可使用诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等的空间相对术语在以便于描述，以描述一个元件或特征与另一或更多个元件或特征的关系，如附图中所图示。空间相对术语意欲包含在使用或操作中的装置除附图中绘示的定向以外的不同定向。设备可经定向(旋转90度或其他定向)，及本案中使用的空间相对描述词同样可相应地进行解释。尽管在本揭示案中，解释两个静态随机存取记忆体(staticrandomaccessmemory；SRAM)单元的电路图及布局，但应理解，静态随机存取记忆体可包括排列在阵列中的两个以上静态随机存取记忆体储存单元。在此种静态随机存取记忆体中，阵列同一行内的静态随机存取记忆体储存单元字线可彼此连接，阵列同一列内的静态随机存取记忆体储存单元位线可彼此连接，及同一行或同一列中的静态随机存取记忆体储存单元电源节点可彼此连接。应理解，规定源极及漏极区域，及本揭示案中同一晶体管的源极及漏极区域仅用以彼此区分源极区域与漏极区域，及彼此区分源电极与漏电极。同一晶体管的源极及漏极区域可被分别视作漏极及源极区域，及同一晶体管的源电极及漏电极可被分别视作漏电极及源电极。换言之，源极及漏极区域可互换使用，及源电极及漏电极亦可在本揭示案中互换使用。在本揭示案中，当两个或两个以上晶体管的源极(漏极)区域由同一扩散区域形成及通过同一扩散区域彼此连接时，此同一扩散区域被视作源极(漏极)扩散区域。当两个或两个以上晶体管的栅电极由同一栅极层形成及通过同一栅极层而彼此连接时，此同一栅极层被视作栅极线。在本揭示案中，源极扩散区域(晶体管的源极区域由此源极扩散区域形成)系指大量掺杂杂质(这些杂质在基板中的井的顶部部分中形成)的扩散区域，及由诸如浅沟隔离(shallowtrenchisolation；STI)的绝缘层围绕。浅沟隔离具有比源极扩散区域更深，但比其中形成源极扩散区域的井更浅的沟槽深度。相邻源极扩散区域通过插入其之间的浅沟隔离隔开。图1是根据本揭示案的多个实施例的静态随机存取记忆体储存单元的示例性电路图。第一静态随机存取记忆体储存单元10及第二静态随机存取记忆体储存单元20在图1的示例性电路图中图示。根据一些实施例，第一静态随机存取记忆体储存单元10及第二静态随机存取记忆体储存单元20彼此完全相同，及彼此直接相邻安置在静态随机存取记忆体的同一行中。如图1所示，第一静态随机存取记忆体储存单元10包括第一上拉晶体管PU1、第一下拉晶体管PD1及第一通闸晶体管PG1。第一上拉晶体管PU1、第一下拉晶体管PD1及第一通闸晶体管PG1的漏电极电气连接在第一数据储存节点ND254。第一静态随机存取记忆体储存单元10进一步包括第二上拉晶体管PU2、第二下拉晶体管PD2及第二通闸晶体管PG2。第二上拉晶体管PU2、第二下拉晶体管PD2及第二通闸晶体管PG2的漏电极电气连接在第二数据储存节点ND256。在一些实施例中，第二上拉晶体管PU2及第二下拉晶体管PD2的栅电极经由第一数据储存节点ND254电连接至第一下拉晶体管PD1、第一通闸晶体管PG1及第一上拉晶体管PU1的漏电极。第一上拉晶体管PU1及第一下拉晶体管PD1的栅电极经由第二数据储存节点ND256电连接至第二下拉晶体管PD2、第二通闸晶体管PG2及第二上拉晶体管PU2的漏电极。在一些实施例中，第一上拉晶体管PU1及第二上拉晶体管PU2的源电极连接至第一电源节点VDD1，而第一下拉晶体管PD1及第二下拉晶体管PD2的源电极连接至第二电源节点VSS1。根据一个实施例，第一电源节点VDD1电连接至由静态随机存取记忆体电源电路(未图示)供应的正电压电位，及第二电源节点VSS1电连接至接地。第一通闸晶体管PG1及第二通闸晶体管PG2的栅电极连接至字线WL。第一通闸晶体管本文档来自技高网...

【技术保护点】
一种静态随机存取记忆体储存单元，其特征在于，包括：一第一源极扩散区域、一第二源极扩散区域、一第三源极扩散区域以及一第四源极扩散区域，依序排列在一第一方向中；一第一通闸晶体管，其一源极区域由该第一源极扩散区域形成；一第一上拉晶体管及一第二上拉晶体管，其源极区域由该第二源极扩散区域形成；一第一下拉晶体管及一第二下拉晶体管，其源极区域由该第三源极扩散区域形成；一第二通闸晶体管，其一源极区域由该第四源极扩散区域形成；及该第一通闸晶体管与该第二通闸晶体管之间的一中间区域，沿平行于该第一方向的一方向直线地延伸及横穿整个该静态随机存取记忆体储存单元，其中该第一源极扩散区域及该第四源极扩散区域中的每一者与该中间区域隔开。

【技术特征摘要】
2016.03.02 US 15/059,0391.一种静态随机存取记忆体储存单元，其特征在于，包括：一第一源极扩散区域、一第二源极扩散区域、一第三源极扩散区域以及一第四源极扩散区域，依序排列在一第一方向中；一第一通闸晶体管，其一源极区域由该第一源极扩散区域形成；一第一上拉晶体管及一第二上拉晶体管，其源极区...

【专利技术属性】
技术研发人员：耿文骏，张峰铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71