一种基于改进的带隙基准结构的上电复位电路制造技术

本发明专利技术公开了一种基于改进的带隙基准结构的上电复位电路，包括：上电检测电路，用于在上电时产生差异化的输出电压第一分压RX和第二分压LX；比较电路，用于将该上电检测电路的输出整形以得到数字电路所需复位信号RESET；变电阻电路，用于在该比较电路输出的复位信号RESET的控制下将电阻接入电路或短路，通过本发明专利技术，可实现一个阈值电压在不同温度和工艺偏差下都相对稳定的低功耗上电复位电路。

A power on reset circuit based on improved bandgap reference structure

The invention discloses a bandgap structure of the improved power on reset circuit, which is based on the power detection circuit for generating a difference in power when the output voltage of the first voltage divider second divider RX and LX; the comparison circuit for shaping the output detection circuit the power to obtain digital circuit the reset signal RESET; variable resistor circuit used in the control of the reset signal RESET output of the comparison circuit of the resistance access circuit or short circuit, the invention can realize the reset circuit of low power consumption a threshold voltage at different temperatures and under process variations are relatively stable.

【技术实现步骤摘要】
一种基于改进的带隙基准结构的上电复位电路
本专利技术涉及一种上电复位电路，特别是涉及一种基于改进的带隙基准结构的上电复位电路。
技术介绍
图1为现有技术中一个结构简单且最常见的上电复位电路，如图1所示，该上电复位电路包括电阻R、电容C、放电二极管D、比较器CMP和反相器INV，该电路利用电容上的电压不能突变的原理，在电源VDD开通时，通过RC充电来产生一逐渐上升的模拟信号，在模拟信号电压较低时比较器CMP输出一稳定高电平或低电平，当模拟信号电压超过比较器CMP的参考电压时比较器输出一跳变信号，经反相器INV整形后输出复位信号POR，其中二极管的作用是在电源断电瞬间将电容上积累的电荷迅速放掉，以便下一次上电时能产生有效的复位信号。然而，采用这种传统的复位电路，其阈值电压受温度和工艺影响较大，且没有低压保护功能，精确性较差。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种基于改进的带隙基准结构的上电复位电路，以实现一个阈值电压在不同温度和工艺偏差下都相对稳定的低功耗上电复位电路。为达上述及其它目的，本专利技术提出一种基于改进的带隙基准结构的上电复位电路，包括：上电检测电路，用于在上电时产生差异化的输出电压第一分压RX和第二分压LX；比较电路，用于将该上电检测电路的输出整形以得到数字电路所需复位信号RESET；变电阻电路，用于在该比较电路输出的复位信号RESET的控制下将电阻接入电路或短路。进一步地，该上电检测电路包括第一电阻、第二电阻、第三电阻、一电容、第一NMOS管、第二NMOS管，该第一电阻、第二电阻一端接电源电压，第一电阻的另一端与比较电路的一输入端、第一NMOS的栅极和漏极相连组成第一分压节点RX，该第二电阻的另一端与该比较电路的另一输入端、该第三电阻、该电容相连组成第二分压节点LX，该第三电阻的另一端连接该第二NMOS管的栅极和漏极，该第一NMOS管源极、第二NMOS管源极以及该电容的另一端接地。进一步地，该比较电路采用比较器，该第一分压RX接该比较器的同相输入端，该第二分压LX接该比较器的反相输入端。进一步地，该比较器的输出连接若干反相器以将输出整形以得到数字电路所需复位信号RESET。进一步地，该变电阻电路包括第四电阻、第五电阻以及第三NMOS管，该第四电阻的一端连接第二分压节点LX，另一端与该第五电阻的一端和该第三NMOS管的漏极相连，该第三NMOS管栅极连接该比较电路的输出端，源极接地。进一步地，该第二NMOS管材用m个第一NMOS管尺寸的NMOS管并联。进一步地，m为大于等于2的正整数。进一步地，该第一NMOS管、第二NMOS管材用双极型晶体管替代，其比例关系不变。进一步地，上电复位过程中，当电源电压VDD从0V开始上升，在未达到该第一NMOS管与第二NMOS管的阈值电压之前，该第一NMOS管与第二NMOS管截至状态，在该比较器输出电压低于该第三NMOS管的阈值电压之前，第一分压RX节点处的电压大于第二分压LX节点处的电压值，且电压差逐渐变大，此时该比较器输出为高电平，当输出高于该第三NMOS管的阈值电压时，该第三NMOS管导通，该第五电阻被短路；当电源电压超过该第一NMOS管的阈值电压，随着第一分压RX节点处电压增长速度降低，第一分压RX节点和第二分压LX节点两点的压差逐渐减小到0，此时对应的电源VDD电压值为上阈值电压Vthr，当电源电压VDD超过上阈值电压Vthr之后，此时该比较器输出从高电平跳转到低电平，该第三NMOS管NM3截止。进一步地，低压保护复位与上电复位为相反的过程，其不同在于低压保护复位的初始阶段比较器输出为低电平，该第五电阻接入电路，对应的下阈值电压为Vthf，从而保证上电复位阈值和下电复位阈值有一个窗口。与现有技术相比，本专利技术一种基于改进的带隙基准结构的上电复位电路针对传统简单上电复位电路精确性不高的问题通过利用改进的带隙基准源结构，实现了上电复位电路。并通过改变一个电阻值的大小得到两个不同的阈值电压，从而实现了下电复位功能，实现了一个阈值电压在不同温度和工艺偏差下都相对稳定的低功耗复位电路。附图说明图1为现有技术中一个结构简单且最常见的上电复位电路；图2为本专利技术一种基于改进的带隙基准结构的上电复位电路的电路结构图；图3为本专利技术慢上电过程仿真效果图；图4为本专利技术快上电过程仿真效果图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种基于改进的带隙基准结构的上电复位电路的电路结构图。如图2所示，本专利技术一种基于改进的带隙基准结构的上电复位电路包括上电检测电路10、比较电路20和变电阻电路30。其中，上电检测电路10由电阻R1-R3、电容C、NMOS管NM1-NM2组成，用于在上电时产生差异化的输出电压第一分压RX和第二分压LX；比较电路20，采用比较器CMP，一般会附带若干反相器以将输出整形以得到数字电路所需复位信号RESET；变电阻电路30由电阻R4-R5和NMOS管NM3组成，用于在比较电路20输出的复位信号RESET的控制下将电阻R5接入电路或短路。电阻R1、R2一端接电源VDD，电阻R1之另一端与比较器CMP的同相输入端、NMOS管NM1的栅极和漏极相连组成第一分压节点RX，电阻R2之另一端与比较器CMP的反相输入端、电阻R3之一端、电阻R4之一端和电容C之一端相连组成第二分压节点LX，电阻R3之另一端连接NMOS管NM2的栅极和漏极，电阻R4之另一端与电阻R5之一端和NMOS管NM3的漏极相连，NMOS管NM1、NM2、NM3的源极、电容C的另一端、电阻R5之另一端接地，比较器CMP的输出端RESET连接至NMOS管NM3的栅极和后续电路。上电过程分为两个阶段，第一阶段，电源电压VDD从0V开始上升，在未达到二极管连接方式的NM1和NM2的阈值电压之前，NM1和NM2处于截至状态。第一分压RX节点的电压值为VRX＝VDD，在比较器CMP输出电压低于NMOS管NM3的阈值电压之前，第二分压LX处的电压值为VLX＝VDD*(R4+R5)/(R2+R4+R5)，这个过程中第一分压RX节点处的电压VRX大于第二分压LX节点处的电压值，且电压差逐渐变大，此时比较器CMP输出为高电平，当输出高于NMOS管NM3的阈值电压时，NMOS管NM3导通，R5被短路，第二分压LX节点处的电压值下降为VDD*R4/(R2+R4)，此时比较器CMP输出仍为高电平。第二阶段，电源电压超过二极管连接方式的NMOS管NM1的阈值电压，第一分压RX节点处的电压值为当NMOS管NM2开启后，第二分压LX节点处电压值为随着第一分压RX节点处电压VRX增长速度降低，第一分压RX节点和第二分压LX节点两点的压差逐渐减小到0，此时对应的电源VDD电压值为上阈值电压Vthr，其表达式为：其中ΔVGS＝VGS1-VGS2。当电源电压VDD超过Vthr之后，VRX＜VLX，此时比较器CMP输出从高电平跳转到低电平，NMOS管NM3截止。低压保护复位本文档来自技高网...

【技术保护点】
一种基于改进的带隙基准结构的上电复位电路，包括：上电检测电路，用于在上电时产生差异化的输出电压第一分压RX和第二分压LX；比较电路，用于将该上电检测电路的输出整形以得到数字电路所需复位信号RESET；变电阻电路，用于在该比较电路输出的复位信号RESET的控制下将电阻接入电路或短路。

【技术特征摘要】
1.一种基于改进的带隙基准结构的上电复位电路，包括：上电检测电路，用于在上电时产生差异化的输出电压第一分压RX和第二分压LX；比较电路，用于将该上电检测电路的输出整形以得到数字电路所需复位信号RESET；变电阻电路，用于在该比较电路输出的复位信号RESET的控制下将电阻接入电路或短路。2.如权利要求1所述的一种基于改进的带隙基准结构的上电复位电路，其特征在于：该上电检测电路包括第一电阻、第二电阻、第三电阻、一电容、第一NMOS管、第二NMOS管，该第一电阻、第二电阻一端接电源电压，第一电阻的另一端与比较电路的一输入端、第一NMOS的栅极和漏极相连组成第一分压节点RX，该第二电阻的另一端与该比较电路的另一输入端、该第三电阻、该电容相连组成第二分压节点LX，该第三电阻的另一端连接该第二NMOS管的栅极和漏极，该第一NMOS管源极、第二NMOS管源极以及该电容的另一端接地。3.如权利要求2所述的一种基于改进的带隙基准结构的上电复位电路，其特征在于：该比较电路采用比较器，该第一分压RX接该比较器的同相输入端，该第二分压LX接该比较器的反相输入端。4.如权利要求3所述的一种基于改进的带隙基准结构的上电复位电路，其特征在于：该比较器的输出连接若干反相器以将输出整形以得到数字电路所需复位信号RESET。5.如权利要求4所述的一种基于改进的带隙基准结构的上电复位电路，其特征在于：该变电阻电路包括第四电阻、第五电阻以及第三NMOS管，该第四电阻的一端连接第二分压节点LX，另一端与该第五电阻的一端和该第三NMOS管的漏极相连，该第三NMOS管栅极连接该比较电路的输出端，源极接地。6.如...

【专利技术属性】
技术研发人员：钱翼飞，张宁，王志利，叶立，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31