一种无静态功耗的上电复位电路制造技术

本发明专利技术涉及一种无静态功耗的上电复位电路，包括依次电连接的电压检测电路、迟滞比较电路和电压整形电路；所述电压检测电路包括晶体管MN1、晶体管MN2、晶体管MP1和晶体管MP2；所述晶体管MN1、所述晶体管MP1、所述晶体管MN2和所述晶体管MP2依次串联，后一个晶体管的漏极与前一个晶体管的源极连接；所述晶体管MN1的漏极和所述晶体管MP1的源极分别与所述迟滞比较电路连接；所述迟滞比较电路将所述电压检测电路的输出信号转换成矩形波；所述电压整形电路用于消除矩形波中的微小扰动，其输出端为所述上电复位电路的输出端。本发明专利技术通过选择P沟道型MOS管解决了存在静态功耗的问题，在实现上电复位功能的同时消除了静态功耗，可广泛应用于手持设备等低功耗领域。

A power on reset circuit without static power consumption

The present invention relates to a non static power on reset circuit, which comprises electrical voltage detection circuit, comparator circuit and voltage hysteresis connection shaping circuit; the voltage detection circuit includes a transistor, MN1 transistor, MN2 transistor and MP1 transistor MP2; the transistor MN1, the transistor, the transistor MN2 and MP1 the MP2 transistor in series, drain and a source of a transistor connected to a transistor; the drain of the transistor and the MN1 transistor MP1 source are respectively connected with the hysteresis comparator circuit is connected; the hysteresis circuit compares the output signal of the voltage detection circuit to convert rectangular wave; eliminate small perturbations in the rectangular waves for the voltage shaping circuit, the output end to the output end of the power on reset circuit. The invention solves the problem of static power consumption by selecting the P channel type MOS tube, eliminates the static power consumption while realizing the power on reset function, and can be widely used in the low-power field such as handheld devices.

【技术实现步骤摘要】
一种无静态功耗的上电复位电路
本专利技术属于半导体集成电路
，具体涉及一种无静态功耗的上电复位电路。
技术介绍
上电压从无到有，在RESET处会先处于高电平一段时间，然后由于该点通过电阻接地则RESET该点的电平会逐渐的改变为低电平，从而使得单片机复位口电平从1到0，达到给单片机复位的功能。这样一种复位方式就是所谓上电复位。上电复位电路(POR，power-onreset)广泛使用于各种集成电路芯片中，为系统提供安全的上电复位信号；在芯片电源不能达到规定的电压时禁止电路工作，当芯片电源达到规定的电压后给出一个指示信号，提示芯片可以开始正常工作。但是在现有技术方案下，上电复位电路在芯片正常工作后，还会有一个μA级别的静态电流，以保证功能正确。现有技术在一些极低功耗的应用，比如物联网，手持设备等的系统中，会增加系统的静态功耗，降低能量的使用效率。现有技术方案下，上电复位电路在芯片正常工作后都需要消耗静态电流，以保证功能正确。以现有专利文献为例，名称为“一种低功耗上电复位电路”(申请公布号CN106033960A)的专利记载了如图1所示的技术方案，电路正常工作后，由于耗尽管MD1和MD2是N沟道耗尽型MOS管，而且图1中的A点电压接近电源电压，因此N沟道耗尽型MOS管不能完全关断，会有一个静态电流产生。现有技术方案的缺点就是上电复位电路正常工作状态由于N沟道耗尽型MOS管不能完全关断，会产生一个静态电流，不适合极低功耗的应用，比如物联网、手持设备等。此外，几乎所有的芯片系统中都需要有POR电路，以将芯片中的电路恢复到初始状态。芯片中的数字电路对复位电路尤其需要，数字电路中要把整个电路中的移位寄存器、D触发器和计数器都恢复到初始状态或清零，而在模拟电路中，有时也需要复位信号将电路恢复到初始状态，以保证电路的快速地进入正常工作状态。为了满足这些要求，传统的POR电路会占用掉较大的空间，而这又是在集成系统中所不希望看到的。
技术实现思路
有鉴于此，本专利技术的目的在于克服现有技术的不足，提供一种几乎不产生静态电流的上电复位电路。为实现以上目的，本专利技术采用如下技术方案：一种无静态功耗的上电复位电路，包括依次电连接的电压检测电路、迟滞比较电路和电压整形电路；所述电压检测电路包括晶体管MN1、晶体管MN2、晶体管MP1和晶体管MP2；所述晶体管MN1、所述晶体管MP1、所述晶体管MN2和所述晶体管MP2依次串联，后一个晶体管的漏极与前一个晶体管的源极连接；所述晶体管MN1的漏极和栅极均与电源端连接；所述晶体管MP1的栅极与所述晶体管MN2的栅极连接；所述晶体管MP2的源极接地，栅极与电源端连接；所述晶体管MN1的漏极和所述晶体管MP1的源极分别与所述迟滞比较电路连接；所述迟滞比较电路将所述电压检测电路的输出信号转换成矩形波；所述电压整形电路用于消除矩形波中的微小扰动，其输出端为所述上电复位电路的输出端。所述晶体管MN2的栅极接地。所述电压检测电路通过调整晶体管MP1和晶体管MN1的栅源电压控制复位电平。所述晶体管MN2为N沟道耗尽型MOS管或者负阈值电压的MOS管；所述晶体管MP2为P沟道耗尽型MOS管。进一步地，所述晶体管MN2和所述晶体管MP2构成所述电压检测电路的偏置；更进一步地，上电过程中，电源电压VDD较低时所述晶体管MP2中有导通电流；上电完成后，电源电压VDD会使所述晶体管MP2完全关断，以实现无静态功耗。所述迟滞比较电路包括晶体管MN3、晶体管MN4、晶体管MP3和晶体管MP4；进一步地，所述晶体管MN3的栅极和漏极均与所述晶体管MN1的漏极连接；所述晶体管MP3的漏极与所述晶体管MN3的源极连接，源极与所述晶体管MP1的源极连接；所述晶体管MP4的漏极与所述晶体管MN3的漏极连接，栅极与所述晶体管MP3的源极连接，源极与所述晶体管MP3的栅极连接；所述晶体管MN4的漏极与所述晶体管MP4的源极连接，栅极与所述晶体管MP3的源极连接；所述晶体管MP4的漏极以及所述晶体管MN4的漏极和源极分别与所述电压整形电路连接。所述迟滞比较电路通过调节所述晶体管MP3和所述晶体管MN3的宽长比来调节电路的迟滞电压。所述电压整形电路包括晶体管MN5和晶体管MP5；所述晶体管MP5的漏极与所述晶体管MP4的漏极连接，栅极与所述晶体管MN4的漏极连接；所述晶体管MN5的漏极与所述晶体管MP5的源极连接，栅极与所述晶体管MP5的栅极连接，源极与所述晶体管MN4的源极连接；所述晶体管MN5的漏极为所述上电复位电路的输出端。所述晶体管MN5的源极接地。所述晶体管MN5为N沟道型MOS管，所述晶体管MP5为P沟道型MOS管。本专利技术采用以上技术方案，通过选择P沟道型MOS管解决了存在静态功耗的问题，本专利技术的上电复位电路在正常工作状态下，静态电流可以忽略不计(小于0.1nA)，在工程应用中可以认为不存在静态功耗。本专利技术既能实现传统的上电复位功能，又可无静态功耗，能够广泛地应用于物联网，手持设备等低功耗领域。本专利技术仅采用少量的MOS管即可实现上电复位功能，在集成电路中占用的空间很小，因此能够降低芯片成本、减小芯片体积。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术提供的上电复位电路；图2是本专利技术提供的上电复位电路的结构示意图；图3是本专利技术提供的上电复位电路的具体电路图。图中：1-电压检测电路；2-迟滞比较电路；3-电压整形电路。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将对本专利技术的技术方案进行详细的描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本专利技术所保护的范围。如图2所示，本专利技术提供一种无静态功耗的上电复位电路，包括依次电连接的电压检测电路1、迟滞比较电路2和电压整形电路3。输入电源VDD电压经过电压检测电路1后，输出给迟滞比较电路2和电压整形电路3后，最终输出为信号POR。为进一步详述本专利，进行拓展说明如下：如图3所示，所述电压检测电路1包括晶体管MN1、晶体管MN2、晶体管MP1和晶体管MP2；所述晶体管MN1、所述晶体管MP1、所述晶体管MN2和所述晶体管MP2依次串联，后一个晶体管的漏极与前一个晶体管的源极连接；即：所述晶体管MP1的漏极与晶体管MN1的源极连接；所述晶体管MN2的漏极与晶体管MP1的源极连接；所述晶体管MP2的漏极与晶体管MN2的源极连接。所述晶体管MN1的漏极和栅极均与电源端VDD连接；所述晶体管MP1的栅极与所述晶体管MN2的栅极连接；所述晶体管MP2的源极接地，栅极与电源端VDD连接；所述晶体管MN1的漏极和所述晶体管MP1的源极分别与所述迟滞比较电路2连接；所述迟滞比较电路2将所述电压检测电路1的输出信号转换成矩形波；所述电压整形电路3用于消除矩形波中的微小扰动，其输出端为所述上电复位电路的输出端。所述晶体管MN2的栅极接地本文档来自技高网...

【技术保护点】
一种无静态功耗的上电复位电路，其特征在于：包括依次电连接的电压检测电路、迟滞比较电路和电压整形电路；所述电压检测电路包括晶体管MN1、晶体管MN2、晶体管MP1和晶体管MP2；所述晶体管MN1、所述晶体管MP1、所述晶体管MN2和所述晶体管MP2依次串联，后一个晶体管的漏极与前一个晶体管的源极连接；所述晶体管MN1的漏极和栅极均与电源端连接；所述晶体管MP1的栅极与所述晶体管MN2的栅极连接；所述晶体管MP2的源极接地，栅极与电源端连接；所述晶体管MN1的漏极和所述晶体管MP1的源极分别与所述迟滞比较电路连接；所述迟滞比较电路将所述电压检测电路的输出信号转换成矩形波；所述电压整形电路用于消除矩形波中的微小扰动，其输出端为所述上电复位电路的输出端。

【技术特征摘要】
1.一种无静态功耗的上电复位电路，其特征在于：包括依次电连接的电压检测电路、迟滞比较电路和电压整形电路；所述电压检测电路包括晶体管MN1、晶体管MN2、晶体管MP1和晶体管MP2；所述晶体管MN1、所述晶体管MP1、所述晶体管MN2和所述晶体管MP2依次串联，后一个晶体管的漏极与前一个晶体管的源极连接；所述晶体管MN1的漏极和栅极均与电源端连接；所述晶体管MP1的栅极与所述晶体管MN2的栅极连接；所述晶体管MP2的源极接地，栅极与电源端连接；所述晶体管MN1的漏极和所述晶体管MP1的源极分别与所述迟滞比较电路连接；所述迟滞比较电路将所述电压检测电路的输出信号转换成矩形波；所述电压整形电路用于消除矩形波中的微小扰动，其输出端为所述上电复位电路的输出端。2.根据权利要求1所述的一种无静态功耗的上电复位电路，其特征在于：所述晶体管MN2的栅极接地。3.根据权利要求1所述的一种无静态功耗的上电复位电路，其特征在于：所述电压检测电路通过调整晶体管MP1和晶体管MN1的栅源电压控制复位电平。4.根据权利要求1所述的一种无静态功耗的上电复位电路，其特征在于：所述晶体管MN2为N沟道耗尽型MOS管或者负阈值电压的MOS管；所述晶体管MP2为P沟道耗尽型MOS管。5.根据权利要求4所述的一种无静态功耗的上电复位电路，其特征在于：所述晶体管MN2和所述晶体管MP2构成所述电压检测电路的偏置；上电过程中，电源电压VDD较低时所述晶体管MP2中有导通电流；上电完成后，电源电压VDD会使所述晶体管MP2完全关断，以实现无静态功耗。6.根据...

【专利技术属性】
技术研发人员：虞海燕，
申请(专利权)人：上海毅栈半导体科技有限公司，
类型：发明
国别省市：上海,31