用于制造半导体结构的方法技术

本发明专利技术实施例公开了一种用于制造半导体结构的方法，该方法包括：提供衬底；在该衬底上方形成MRAM结构；在该MRAM结构上方形成第一介电层；在该第一介电层上方形成停止层；在该停止层上方形成第二介电层；以及在没有暴露MRAM结构的顶部电极的情况下，通过平坦化操作去除该第二介电层、该停止层以及去除该第一介电层的至少部分。本发明专利技术还公开了相关方法。本发明专利技术实施例涉及用于制造半导体结构的方法。

Method for manufacturing semiconductor structure

The embodiment of the invention discloses a method for manufacturing a semiconductor structure, the method comprises: providing a substrate; forming a MRAM structure in the substrate; forming a first dielectric layer above the MRAM structure; in the first dielectric layer is formed above the stop layer; the stop layer formed over the second dielectric layer; and in the absence of exposure to the top electrode of MRAM structure under the condition of the planarization operation to remove the second dielectric layer, the stop layer and the removal of the first dielectric layer at least in part. The related methods are also disclosed. Embodiments of the present invention relate to methods for fabricating semiconductor structures.

【技术实现步骤摘要】
用于制造半导体结构的方法
本专利技术实施例涉及用于制造半导体结构的方法。
技术介绍
半导体用于集成电路中以实现包括收音机、电视、蜂窝电话和个人计算设备的电子应用。一种知名的半导体器件是半导体存储器件，例如动态随机存取存储器(DRAM)，或者闪存，其两者都是使用电荷来存储信息。半导体存储器件方面的更最新发展涉及自旋电子，其将半导体技术与磁性材料和器件结合。电子的自旋极化而不是电子的电荷属性被用于指示状态“1”或“0”。一个这种自旋电子器件是自旋扭矩转换(STT)磁性隧道结(MTJ)器件。MTJ器件包括自由层、隧道层和固定层。通过应用通过隧道层的电流可以使自由层的磁化方向被反向，这造成在自由层内的注入式极化电子以对自由层的磁化运用所谓的自旋扭距。固定层具有固定的磁化方向。当电流在从自由层到固定层的方向上流动时，电子在反方向(即从固定层到自由层)上流动。电子在通过固定层之后被极化为固定层的相同磁化方向；流过隧道层并且然后进入到自由层中以及在自由层中累积。最后，自由层的磁化与固定层的磁化平行，并且MTJ将在低电阻状态。由电流造成的电子注入被称作主要的注入。当应用从固定层流到自由层的电流时，电子在从自由层到固定层的方向上流动。具有与固定层的磁化方向相同的极化的电子可以流过隧道层并进入到固定层内。相反，具有与固定层的磁化不同的极化的电子将被固定层反射(阻塞)以及将在自由层中累积。最终，自由层的磁化变得与固定层的磁化反向平行，以及MTJ器件将在高电阻状态。由电流引起的各自的电子注入被称为微注入。
技术实现思路
根据本专利技术的一个实施例，提供了一种用于制造半导体结构的方法，所述方法包括：提供衬底；在所述衬底上方形成MRAM结构；在所述MRAM结构上方形成第一介电层；在所述第一介电层上方形成停止层；在所述停止层上方形成第二介电层；以及在不暴露所述MRAM结构的顶部电极的情况下，通过平坦化操作去除所述第二介电层，通过平坦化操作去除所述第二介电层、所述停止层以及去除所述第一介电层的至少部分。根据本专利技术的另一实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：提供衬底，所述衬底包括形成在所述衬底上的MRAM单元区和逻辑区；在所述MRAM单元区上方形成MRAM结构，其中，所述MRAM结构的顶面高于所述逻辑区的顶面；在所述MRAM结构和所述逻辑区上方共形地形成第一介电层；在所述第一介电层上方共形地形成停止层；在所述停止层上方共形地形成第二介电层；对至少所述第二介电层实施平坦化操作；以及在位于所述逻辑区上方的所述停止层的水平位置处停止所述平坦化操作。根据本专利技术的又一实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：提供衬底，所述衬底包括形成在所述衬底上的MRAM单元区和逻辑区，其中，所述逻辑区具有比所述MRAM单元区更大的面积；在所述MRAM单元区上方形成第一MRAM结构，其中，所述第一MRAM结构的顶面高于所述逻辑区的顶面；在所述MRAM单元区上方形成第二MRAM结构，其中，所述第二MRAM结构的顶面与所述第一MRAM结构的顶面齐平，并且所述第一MRAM结构的宽度大于所述第二MRAM结构的宽度；在所述第一MRAM结构和所述第二MRAM结构以及所述逻辑区上方共形地形成第一介电层以填充位于所述第一MRAM结构和所述第二MRAM结构之间的间隙；在所述第一介电层上方共形地形成停止层；在所述停止层上方共形地形成第二介电层；以及根据所述停止层的指示对至少所述第二介电层实施平坦化操作。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。图1是根据本专利技术一些实施例的半导体结构的横截面图；以及图2至图27是根据本专利技术一些实施例的制造的半导体结构的在各操作中的横截面图。具体实施方式以下公开内容提供了许多不同的实施例或实例以实现本专利技术的不同特征。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简明和清楚，各个部件可任意地以不同比例绘制。此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。尽管阐明本专利技术的广泛范围的数值范围和参数是近似值，具体例子中阐明的数值尽可能精确地报道。然而，任何数值固有地包含由各自的测试方法中发现的标准偏差必然造成的某些误差。同样，如在此使用的，术语“大约””通常意味着在给定值或范围的10％、5％、1％或0.5％内。可选地，当被本领域普通技术人员考虑时术语“大约”意味着在平均值的可接受标准误差内。除了在操作/工作例子中之外，或者除非以其他方式明确指定的，所有的数值范围、量、值和百分比，例如在此公开的关于用于材料数量、持续时间、温度、操作条件、数量比例等的那些应被理解为在所有例子中通过术语“大约””修饰。因此，除非相反指示，本专利技术和随附权利要求中阐明的数值参数是可以根据需求变化的近视值。至少，每个数值参数应该至少根据所报道的有效数字的数量并且应用通常的舍入法来构造。范围可以在此表达为从一个端点到另一个端点或者在两个端点之间。在此公开的所有范围包括端点在内，除非以其他方式指定之外。已连续开发CMOS结构中的嵌入式MRAM单元。具有嵌入式MRAM单元的半导体电路包括MRAM单元区和与MRAM单元区的分隔开的逻辑区。例如，MRAM单元区可定位在上述半导体电路的中心，而逻辑区可定位在半导体电路的外围。注意之前的陈述不旨在限制。关于MRAM单元区和逻辑区的其他布置包括在本专利技术的考虑范围内。在MRAM单元区中，晶体管结构可以设置在MRAM结构下面。在一些实施例中，MRAM单元被嵌入于在后段制程(BEOL)操作中制备的金属化层中。例如，MRAM单元区中以及逻辑区中的晶体管结构设置在共同的半导体衬底内，在前段制程操作中制备该共同的半导体，并且在一些实施例中晶体管结构在上述两个区中大体相同。MRAM单元可以嵌入在金属化层的任何位置中，例如，位于被分布为水平平行于半导体衬底的表面的相邻金属线层之间。例如，嵌入式MRAM可以定位在MRAM单元区中的第4金属线层和第5金属线层之间。水平地转移到逻辑区，第4金属线层通过第4金属通孔连接到第5金属线层。换句话说，在考虑MRAM单元区和逻辑区的情况下，嵌入式MRAM占据第5金属线层和第4金属通孔的至少部分的厚度。在此提供的用于金属线层的数字不是限制性的。一般而言，本领域普通技术人员可以明白MRAM定位于第N金属线层和第N本文档来自技高网...

【技术保护点】
一种用于制造半导体结构的方法，所述方法包括：提供衬底；在所述衬底上方形成MRAM结构；在所述MRAM结构上方形成第一介电层；在所述第一介电层上方形成停止层；在所述停止层上方形成第二介电层；以及在不暴露所述MRAM结构的顶部电极的情况下，通过平坦化操作去除所述第二介电层，通过平坦化操作去除所述第二介电层、所述停止层以及去除所述第一介电层的至少部分。

【技术特征摘要】
2016.04.15 US 15/130,2161.一种用于制造半导体结构的方法，所述方法包括：提供衬底；在所述衬底上方形成MRAM结构；在所述MRAM结构上方形成第一介电层；...

【专利技术属性】
技术研发人员：庄学理，蔡俊佑，王宏火芍，涂淳琮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71