瞬态电压抑制器及其制作方法技术

一种瞬态电压抑制器包括P型衬底与N型外延层，所述N型外延层包括第一部分与第二部分，所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域及形成于所述第二部分表面的第二P型掺杂区域及形成于所述N型外延层、第一P型掺杂区域及第二P型掺杂区域上的P型外延层，所述P型衬底与所述第一部分构成第一二极管，所述P型衬底与所述第二部分构成第二二极管，所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管，所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管，所述第一二极管的负极与所述第二二极管的负极相连，所述第三二极管的负极与所述第四二极管的负极相连。

Transient voltage suppressor and its manufacturing method

A transient voltage suppressor includes a P type substrate and N epitaxial layer, the N epitaxial layer comprises a first part and the second part, the transient voltage suppressor are formed on the first part of the first P type doping area of the surface and formed on the second surface of the second part of P doped region and the formation of in the N epitaxial layer, the first P type doping area and a two P type doping area P type epitaxial layer, the P substrate with the first part of the first diode, the P substrate and the second parts of second diodes, the first part is from the first P type doping area and the first docking of the third diode diode, the second part and the second diode docking fourth diode and the second P type doping area, the first and the negative electrode of the diode The negative electrode of the second diode is connected, and the negative electrode of the third diode is connected with the negative electrode of the fourth diode.

【技术实现步骤摘要】
瞬态电压抑制器及其制作方法
本专利技术涉及半导体芯片制造
，特别地，涉及一种瞬态电压抑制器及其制作方法。
技术介绍
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。低电容瞬态电压抑制器适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。为了改善瞬态电压抑制器的反向特性，提高器件可靠性。通常采用保护环结构和金属场板结构。但是这两种结构引入的附加电容大，而且器件面积大，降低了器件性提高了器件制造成本。
技术实现思路
针对现有方法的不足，提出了一种瞬态电压抑制器及其制造方法，提高了器件性能，降低了器件制造成本。一种瞬态电压抑制器包括P型衬底与形成于所述P型衬底上的N型外延层，所述N型外延层包括间隔设置的第一部分与第二部分，所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域、形成于所述第二部分表面的第二P型掺杂区域、及形成于所述N型外延层、所述第一P型掺杂区域及第二P型掺杂区域上的P型外延层，所述P型衬底与所述第一部分构成第一二极管，所述P型衬底与所述第二部分构成第二二极管，所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管，所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管，所述第一二极管的负极与所述第二二极管的负极相连，所述第三二极管的负极与所述第四二极管的负极相连。在一种实施方式中，所述瞬态电压抑制器还包括设置于所述P型外延层上的氧化层及设置于所述氧化层上的介质材料，所述氧化层与所述介质材料还包括对应所述第一P型掺杂区域的第一通孔与对应所述第二P型掺杂区域的第二通孔。在一种实施方式中，所述瞬态电压抑制器还包括贯穿所述氧化层的沟槽蚀刻窗口及贯穿所述P型外延层及N型外延层的沟槽，所述沟槽将所述N型外延层划分为所述第一部分与所述第二部分，所述沟槽也将所述P型外延层划分为两个部分，所述介质材料还填充至所述沟槽及所述沟槽蚀刻窗口。在一种实施方式中，所述沟槽及所述介质材料还延伸至所述P型衬底中。在一种实施方式中，所述瞬态电压抑制器还包括第一金属层与第二金属层，所述第一金属层设置于所述介质材料上并通过所述第一通孔电连接所述P型外延层以及通过所述第二通孔电连接所述P型外延层，所述第二金属层设置于所述P型衬底远离所述N型外延层的一侧，所述第一通孔与所述第二通孔均延伸至所述P型外延层中。一种瞬态电压抑制器的制作方法，其包括如下步骤：提供P型衬底，在所述P型衬底制作N型外延层，在所述N型外延层表面形成第一氧化层；利用第一光刻胶作为掩膜，刻蚀所述第一氧化层形成第一注入窗口与第二注入窗口，所述第一注入窗口对应第一部分，所述第二注入窗口对应第二部分，去除第一光刻胶，通过所述第一注入窗口与所述第二注入窗口进行P型离子注入从而在所述N型外延层表面形成第一P型掺杂区域以及第二P型掺杂区域，去除所述第一氧化层；在所述N型外延层、所述第一P型掺杂区域、第二P型掺杂区域上形成P型外延层；在所述P型外延层上形成第二氧化层；利用第二光刻胶作为掩膜，刻蚀所述第二氧化层形成沟槽蚀刻窗口，去除第二光刻胶，通过所述沟槽蚀刻窗口对所述P型外延层及所述N型外延层进行沟槽蚀刻，所述N型外延层被沟槽分成间隔设置的第一部分与第二部分；其中，所述P型衬底与所述第一部分构成第一二极管，所述P型衬底与所述第二部分构成第二二极管，所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管，所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管，所述第一二极管的负极与所述第二二极管的负极相连，所述第三二极管的负极与所述第四二极管的负极相连。在一种实施方式中，所述方法还包括以下步骤：在所述沟槽蚀刻窗口中、所述沟槽中及所述第二氧化层上形成介质材料。在一种实施方式中，所述介质材料还延伸至所述P型衬底中。在一种实施方式中，所述方法还包括以下步骤；形成贯穿所述第二氧化层及所述介质材料且对应所述第一P型掺杂区域的第一通孔；形成贯穿所述第二氧化层及所述介质材料且对应所述第二P型掺杂区域的第二通孔；形成设置于所述介质材料上并通过所述第一通孔连接所述P型外延层及通过所述第二通孔连接所述P型外延层的第一金属层；及形成设置于所述P型衬底远离所述N型外延层的表面的第二金属层。在一种实施方式中，所述第一通孔与所述第二通孔均延伸至所述P型外延层中。相较于现有技术，本专利技术提出了一种瞬态电压抑制器及其制作方法，在传统瞬态电压抑制器基础上，通过工艺改进使四支二极管集成并联到一起，降低了器件寄生电容，器件面积小，工艺难度低，减小了器件制造成本。改进后的瞬态电压抑制器的保护特性和可靠性都得到了提升。此外，先制作P型掺杂区域再进行P型外延层，P型掺杂区域和N型外延层形成的PN结作为放电二极管，器件顶部和电极接触的P型外延层避免了注入导致的界面损伤，降低了器件的漏电流，改进后的瞬态电压抑制器的保护特性和可靠性都得到了提升。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1是本专利技术瞬态电压抑制器的结构示意图。图2是图1所示瞬态电压抑制器的等效电路示意图。图3是图1所示瞬态电压抑制器的制作方法的流程图。图4-图11是图3所示制作方法的各步骤的结构示意图。【主要元件符号说明】瞬态电压抑制器100；P型衬底101；N型外延层102；第一部分1021；第二部分1022；N型掺杂区域104；第一P型掺杂区域103；第二P型掺杂区域104；氧化层115、105；介质材料106；第一金属层107；第二金属层108；第一通孔112；第二通孔113；第一二极管121；第二二极管122；第三二极管123；第四二极管124；沟槽蚀刻窗口110；沟槽111；第一注入窗口116；第二注入窗口117；步骤S1～S9【具体实施方式】下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。为解决现有技术瞬态电压抑制器面积大，工艺难度高，器件制造成本高等技术问题，本专利技术提供一种改进后的瞬态电压抑制器，请参阅图1及图2，图1是本专利技术瞬态电压抑制器100的结构示意图，图2是图1所示瞬态电压抑制器10本文档来自技高网...

【技术保护点】
一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括P型衬底与形成于所述P型衬底上的N型外延层，所述N型外延层包括间隔设置的第一部分与第二部分，所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域、形成于所述第二部分表面的第二P型掺杂区域、及形成于所述N型外延层、所述第一P型掺杂区域及第二P型掺杂区域上的P型外延层，所述P型衬底与所述第一部分构成第一二极管，所述P型衬底与所述第二部分构成第二二极管，所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管，所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管，所述第一二极管的负极与所述第二二极管的负极相连，所述第三二极管的负极与所述第四二极管的负极相连。

【技术特征摘要】
1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括P型衬底与形成于所述P型衬底上的N型外延层，所述N型外延层包括间隔设置的第一部分与第二部分，所述瞬态电压抑制器还包括形成于所述第一部分表面的第一P型掺杂区域、形成于所述第二部分表面的第二P型掺杂区域、及形成于所述N型外延层、所述第一P型掺杂区域及第二P型掺杂区域上的P型外延层，所述P型衬底与所述第一部分构成第一二极管，所述P型衬底与所述第二部分构成第二二极管，所述第一部分还与所述第一P型掺杂区域构成与所述第一二极管对接的第三二极管，所述第二部分还与所述第二P型掺杂区域构成与所述第二二极管对接的第四二极管，所述第一二极管的负极与所述第二二极管的负极相连，所述第三二极管的负极与所述第四二极管的负极相连。2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括设置于所述P型外延层上的氧化层及设置于所述氧化层上的介质材料，所述氧化层与所述介质材料还包括对应所述第一P型掺杂区域的第一通孔与对应所述第二P型掺杂区域的第二通孔。3.如权利要求2所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括贯穿所述氧化层的沟槽蚀刻窗口及贯穿所述P型外延层及N型外延层的沟槽，所述沟槽将所述N型外延层划分为所述第一部分与所述第二部分，所述沟槽也将所述P型外延层划分为两个部分，所述介质材料还填充至所述沟槽及所述沟槽蚀刻窗口。4.如权利要求2所述的瞬态电压抑制器，其特征在于：所述沟槽及所述介质材料还延伸至所述P型衬底中。5.如权利要求2所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第一金属层与第二金属层，所述第一金属层设置于所述介质材料上并通过所述第一通孔电连接所述P型外延层以及通过所述第二通孔电连接所述P型外延层，所述第二金属层设置于所述P型衬底远离所述N型外延层的一侧，所述第一通孔与所述第二通孔均延伸至所述P型外延层中。6.一种瞬态电压抑制器的制作方法，其包括如下步骤：提供P型衬底，在所述P型衬底制作N型外延层，在所述N型...

【专利技术属性】
技术研发人员：何春晖，
申请(专利权)人：何春晖，
类型：发明
国别省市：福建,35