一种阵列基板和一种显示设备制造技术

本发明专利技术属于显示技术领域，公开了一种阵列基板和一种显示设备，阵列基板包括基层、像素电路和信号线，像素电路以矩阵排列方式设置于基层上，信号线以行或列方向设置于基层上，耦接像素电路，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。本发明专利技术通过将至少两条同向的信号线分别设置在相对于矩阵排列的像素电路的最外侧，如此可使得显示面板至少两端的静电释放电荷可通过该信号线导出，有效降低了电气不良的概率，提高了产品良率。

An array substrate and a display device

The invention belongs to the technical field of display and discloses an array substrate and a display device, the array substrate includes a base, a pixel circuit and the signal line is arranged on the base of pixel circuits arranged in a matrix, signal line to row or column direction arranged on the base, coupled with at least two pixel circuit, signal to the line of the pixel circuit are respectively arranged in the matrix arrangement relative to most outside. The present invention by at least two to the same signal lines are respectively arranged on the lateral relative to the pixel circuits arranged in a matrix, thus making the display panel at both ends of the electrostatic charge released by the signal lines are derived, effectively reducing the probability of electrical bad, improve product yield.

【技术实现步骤摘要】
一种阵列基板和一种显示设备
本专利技术涉及显示
，特别是涉及一种阵列基板和一种显示设备。
技术介绍
本申请专利技术人意外发现现有技术中未曾被发现的技术问题，即由于低温多晶硅器件制程较复杂，使得低温多晶硅显示面板在制程中更容易引起静电释放(Electro-Staticdischarge，ESD静电)，如此会有大量的电荷聚集从而造成面板边缘栅极和多晶硅层炸伤，进而造成栅极和多晶硅层发生短路，将栅极信号输入到多晶硅层，引起电气不良。图1中示出了现有技术中阵列基板100的构造示意图，阵列基板100包括基层10(示出部分)，位于基层10之上的多晶硅层11，即图中呈倒U形的层，位于多晶硅层11之上的栅极线层12，位于栅极线层12之上的数据线层13，用于连接多晶硅层11和数据线层13的过孔14，表示在该方向重复延伸的折断线符号15，前述“位于……之上的”只是说明相对位置关系，并不一定紧贴，图1中未标号部分与图1中左上角标号的部分对标号及其含义相同。本申请专利技术人发现图中所示的阵列基板100的构造会造成面板边缘栅极和多晶硅层发生炸伤，即图1中所示的栅极线与多晶硅层在垂直方向上投影重叠处16的位置发生炸伤，进而造成栅极和多晶硅层发生短路，将栅极信号输入到多晶硅层，引起电气不良。在本说明书中所称的基于阵列基板或显示面板(或设备)的方位(例如显示面板的最右侧、上、下等)仅用以表示相对的方位关系；对于本说明书而言，具体方位是在显示面板在使用的通常情况下相对于观察者的放置的位置关系确定后，在此基础上定义的，例如接近观看者称为“上”，而远离观看者称为“下”。
技术实现思路
本专利技术提供了一种阵列基板和一种显示设备，旨在解决现有的显示面板在制程中因静电释放导致电气不良的问题。本专利技术实施例的第一方面提供一种阵列基板，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧。本专利技术实施例的第二方面提供一种显示设备，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧。本专利技术提供的技术方案与现有技术相比存在的有益效果是：区别于现有技术中整张面板像素电路均为阵列结构的设计，因静电释放易造成栅极线路与多晶硅层发生炸伤引起短路，导致电气不良的情况，本专利技术实施例将至少两条同向的信号线分别设置在相对于矩阵排列的像素电路的最外侧，如此可使得显示面板至少两端的静电释放电荷可通过该信号线导出，有效降低了电气不良的概率，提高了产品良率。附图说明图1是本专利技术
技术介绍
中提供的阵列基板的构造示意图；图2是本专利技术第一实施例提供的一种阵列基板的构造示意图；图3是本专利技术第一实施例提供的另一种阵列基板的构造示意图；图4是本专利技术第一实施例提供的另一种阵列基板的沿纵向信号线延伸方向的局部剖面图；图5是本专利技术第一实施例提供的另一种阵列基板的构造示意图；图6是本专利技术第一实施例提供的另一种阵列基板的构造示意图；图7是本专利技术第一实施例提供的一种显示设备的示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。以下描述中，为了说明而不是为了限定，给出了诸多技术特征的说明示意图，以便透彻理解本专利技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的结构的详细说明，以免不必要的细节妨碍本专利技术的描述。本专利技术第一实施例提供一种阵列基板，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。以下通过文字与示例性附图进行详细说明。参阅图2，图2示出了本专利技术第一实施例提供的一种阵列基板200的构造示意图，为了便于说明，图2仅示出了与本专利技术第一实施例相关的部分。如图2所示，阵列基板200包括：基层、像素电路21和信号线22，像素电路21以矩阵排列方式设置于基层上，信号线22以行或列方向设置于基层上，耦接像素电路21，其中，至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧。图2只是示例性描述，图2中使用了表示在该方向重复延伸的折断线符号24。可选的是，基层位于图2中在垂直方向上的投影与信号线22在垂直方向上的投影有部分重叠的黑色方形块表示的遮光层20的底层。需要说明的是，图2选用平面视图来表现本申请的专利技术点，便于表达和由于须符合附图的规定(采用黑色线条)，因此基层未示出，根据本申请中定义的方位关系，基层一般位于所有线路构造层之下。可选的是，基层可位于图2中所示的像素电路21和信号线22之下。可选的是，像素电路21可包括多晶硅层，即图2中呈倒U形分布的一端带黑色方形块的部分，图2中示出的像素电路21可为多晶硅层。可选的是，信号线22可包括栅极线和数据线，图2中示出的横向排布的信号线22可为栅极线，纵向排布的信号线22可为数据线。可选的是，信号线22以行或列方向设置于基层上的含义可包括信号线22与基层紧贴，也可包括信号线22位于基层之上，但并不紧贴。可选的是，信号线22耦接像素电路21可为纵向排布的信号线22耦接像素电路21的多晶硅层。需要说明的是，如上虽为简单描述，但本领域技术人员可结合现有技术对其进行清楚的理解和界定。可选的是，在纵向信号线22、横向信号线22、像素电路21遮光层20和基层垂直方向投影重叠的部分，前述各层从下到上依次为基层、遮光层20、像素电路层21、横向信号线22、纵向信号线22。可选的是，“至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧”中至少两条同向的信号线22可为图2中示例的最左边纵向排布的信号线22和最右边纵向排布的信号线22。需要说明的是，为了便于说明问题，图2中未标号部分与图2中左上角标号的部分对标号及其含义相同。需要说明的是，至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧，可使得聚集电荷或外界进入的电荷从图2中示例的最左边纵向排布的信号线22和最右边纵向排布的信号线22快速导出，有效避免了聚集电荷使得横向信号线22与像素电路层21在垂直方向上投影重叠处25的位置发生炸伤，可有效降低了电气不良的概率，提高了产品良率。图3示出了本专利技术第一实施例提供的另一种阵列基板300的构造示意图，图3示例的阵列基板300还可包括用于连通像素电路21和信号线22的过孔23，图3中示出的过孔23可连通纵向信号线22与像素电路21，图3中未描述的标号及其含义可与关于图2的描述相同，不再赘述。图4示出了本专利技术第一实施例提供的一种阵列基板300的沿纵向信号线延伸方向的局部剖面图，像素电路21，纵向信号线层22，介于像素电路21与纵向信号线层22之间的间隔层30，以及连接像素电路21和纵向信号线22的过孔23。可选的是，包括于像素电路21的多晶硅层可通过过孔23与信号线22耦接，图3中示出的为包括于像素电路21的多本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。2.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括列向设置的第一数据线和第二数据线；所述第二数据线数量为一，位于所述阵列基板的最右侧，与所述第二数据线耦接的对应所述像素电路位于所述第二数据线的左侧；除所述第二数据线之外，其余列向设置的信号线均为所述第一数据线，且所有的所述第一数据线均位于与其耦接的对应所述像素电路的左侧。3.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括列向设置的第一数据线和第二数据线；所述第一数据线数量为一，位于所述阵列基板的最左侧，与所述第一数据线耦接的对应所述像素电路位于所述第一数据线的右侧；除所述第一数据线之外，其余列向设置的信号线均为所述第二数据线，且所有的所述第二数据线均位于与其耦接的对应所述像素电路的右侧。4.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括列向设置的第一栅极线和第二栅极线；所述第二栅极线数量为一，位于所述阵列基板的最下侧，与所述第二栅极线耦接的对应所述像素电路位于所述第二栅极线的上侧；除所述第二栅极线之外，其余列向设置的信号线均为所述第一栅极线，且所有的所述第一栅极线均位于与其耦接的对应所述像素电路的上侧。5.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括列向设置的第一栅极线和第二栅极线；所述第一栅极线数量为一，位于所述阵列基板的最上侧，与所述第一栅极线耦接的对应所述像素电路位于所述第二栅极线的下侧；除所述第一栅极线之外...

【专利技术属性】
技术研发人员：韩约白，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42