相变存储器、其底部接触结构及其各自制作方法技术

一种相变存储器及其制作方法、其底部接触结构及其制作方法，其中，底部接触结构制作方法采用各向异性干法刻蚀去除条状光刻胶掩膜覆盖区域外的有机平坦化层、介电层及导电层，保留了条状光刻胶掩膜覆盖区域中位于沟槽侧壁的导电层，该位于沟槽侧壁的导电层形成了相变存储器的底部接触结构。本发明专利技术提供的技术方案，采用各向异性干法刻蚀自上而下去除部分区域位于沟槽侧壁的导电层，因而可以避免各向同性刻蚀造成的底部接触结构顶部的关键尺寸小于底部的关键尺寸的问题，也可以改善相变存储器的性能。

Phase change memory, bottom contact structure, and method for making same

A phase change memory and its manufacturing method, the bottom contact structure and manufacturing method thereof, and the bottom contact structure and making method of strip removal of photoresist mask outside the coverage area using anisotropic etching the organic planarization layer, a dielectric layer and a conductive layer, the conductive layer retains the trench sidewall in strip photoresist mask in the coverage area, located in the side wall of the trench conductive layer formed at the bottom contact structure of phase change memory. The technical scheme provided by the invention, removing the conductive layer part area is located in the side wall of the trench by anisotropic etching from top to bottom, the key size of the key size so as to avoid the bottom contact at the top of the structure caused by isotropic etching is less than the bottom of the problem, but also to improve the performance of phase change memory.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种相变存储器底部接触结构、其制作方法、及包含该底部接触结构的相变存储器及其制作方法。
技术介绍
相变存储器作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面较快闪存储器FLASH都具有较大的优越性，成为目前不挥发存储技术研究的焦点。相变存储技术的不断进步使之成为未来不挥发存储技术市场的主流产品。在相变存储器（PCRAM）中，可以通过对记录了数据的相变层进行热处理，而改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。更多关于相变存储器的结构及形成方法请参考专利号为“US2009/0236583A1”的美国专利。图1所示为现有制作方法制作的相变存储器的结构示意图（为清楚显示底部电极11，图1中给出了透视效果），包括底部电极11及相变层12。其中，相变层12的晶态转变过程需要加热，该加热一般是使用底部电极11对相变层12进行加热。底部电极11对相变层12的加热效果好坏将直接影响相变存储器的读写速率。现有技术中，由于采用各向同性刻蚀沟槽侧壁导电层以形成相变存储器的底部电极11，如图1所示，该各向同性刻蚀会出现顶部的刻蚀量多于底部，这会造成沟槽开口处侧壁导电层的关键尺寸小于目标关键尺寸问题，不利于该底部电极11与相变层12的电连接。上述问题随着大规模集成电路的发展会越来越严重，这是因为：由于相变存储器的尺寸越来越小，该顶部电极11在形成过程中，其侧壁导电层顶部甚至会出现完全被刻蚀的现象。此外，为了获得良好的加热效果，相变存储器目前采用较长的底部电极11以提供好的加热效果，该长的底部电极11在形成过程中，其侧壁导电层顶部也有可能出现完全被刻蚀的现象。上述问题筮待解决。基于此，本专利技术提供一种新的相变存储器底部接触结构、其制作方法，以改善上述问题。
技术实现思路
本专利技术解决的问题是提出一种新的相变存储器底部接触结构、其制作方法，以改善现有的相变存储器的底部接触结构出现沟槽开口处的关键尺寸小于目标关键尺寸问题。为解决上述问题，本专利技术提供一种相变存储器底部接触结构的制作方法，包括：提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中的导电插塞；在所述导电插塞及第一介电层上至少形成第二介电层；利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟槽；在所述第二介电层上及所述沟槽内淀积导电层；在所述导电层上淀积第三介电层；在所述第三介电层上形成有机平坦化层，所述有机平坦化层充满所述沟槽；利用光刻工艺在有机平坦化层上定义出垂直沟槽的条状光刻胶，所述条状光刻胶对应非图案化区域，至少覆盖所述导电插塞；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧壁的导电层；在所述沟槽内填充第四介电层，并CMP去除沟槽外的第四介电层及导电层。可选地，所述条状光刻胶设置于沟槽外，沿垂直沟槽方向不连续。可选地，所述条状光刻胶沿垂直沟槽方向连续；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧壁的导电层包括：各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层；利用光刻、刻蚀工艺去除非图案化区域的沟槽底部的第三介电层及导电层，并保留非图案化区域附着在沟槽侧壁的导电层。可选地，所述条状光刻胶沿垂直沟槽方向连续；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧壁的导电层包括：各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层；利用灰化工艺去除有机平坦化层，接着进行回蚀，以去除非图案化区域的沟槽底部的第三介电层及导电层，并保留非图案化区域附着在沟槽侧壁的导电层。可选地，各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层步骤包括：利用各向异性干法刻蚀工艺去除图案化区域沟槽外的有机平坦化层，保留图案化区域沟槽内的部分高度的有机平坦化层；利用各向异性干法刻蚀工艺去除图案化区域的所述部分高度的有机平坦化层、第二介电层、第三介电层及导电层。可选地，所述第一介电层、第二介电层、第三介电层与第四介电层的材质均相同。可选地，利用光刻工艺定义出条状光刻胶前，所述第三介电层上还形成有第五介电层。可选地，所述第五介电层的材质为低温氧化物，或Si掺杂的抗反射层。可选地，利用光刻工艺定义出条状光刻胶前，所述第三介电层上自下而上还形成有第五介电层、底部抗反射层。可选地，各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层步骤后，还进行利用各向异性干法刻蚀工艺去除图案化区域沟槽内剩余的导电层。可选地，各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层采用的主刻蚀气体为：CF4、CHF3、C4F6、CH2F2、CH3F、C4F8中的至少一种，辅刻蚀气体为O2或N2。可选地，利用各向异性干法刻蚀工艺去除图案化区域沟槽内剩余的导电层采用的刻蚀气体为：CH4，NF3，O2与Cl2的混合气体。可选地，所述导电层的材质为TiN。本专利技术还提供一种相变存储器底部接触结构，根据上述任一项所述的制作方法形成。此外，除了制作相变存储器的底部接触结构，本专利技术还提供了一种相变存储器的制作方法，在制作完底部接触结构后，还进行淀积相变材料层，在所述相变材料层上形成顶部接触结构的步骤。相应地，本专利技术也提供了根据上述相变存储器制作方法形成的相变存储器。与现有技术相比，本专利技术具有以下优点：1）不同于现有技术采用各向同性刻蚀沟槽侧壁导电层以形成相变存储器的底部电极的方案，本专利技术采用各向异性刻蚀，自上而下朝单一方向去除图案化区域位于沟槽侧壁的导电层，使得保留的非图案化区域侧本文档来自技高网...

【技术保护点】
一种相变存储器底部接触结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中的导电插塞；在所述导电插塞及第一介电层上至少形成第二介电层；利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟槽；在所述第二介电层上及所述沟槽内淀积导电层；在所述导电层上淀积第三介电层；在所述第三介电层上形成有机平坦化层，所述有机平坦化层充满所述沟槽；利用光刻工艺在有机平坦化层上定义出垂直沟槽的条状光刻胶，所述条状光刻胶对应非图案化区域，至少覆盖所述导电插塞；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧壁的导电层；在所述沟槽内填充第四介电层，并CMP去除沟槽外的第四介电层及导电层。

【技术特征摘要】
1.一种相变存储器底部接触结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中
的导电插塞；
在所述导电插塞及第一介电层上至少形成第二介电层；
利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟
槽；
在所述第二介电层上及所述沟槽内淀积导电层；
在所述导电层上淀积第三介电层；
在所述第三介电层上形成有机平坦化层，所述有机平坦化层充满所述
沟槽；
利用光刻工艺在有机平坦化层上定义出垂直沟槽的条状光刻胶，所述
条状光刻胶对应非图案化区域，至少覆盖所述导电插塞；
各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二
介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧壁的导电
层；
在所述沟槽内填充第四介电层，并CMP去除沟槽外的第四介电层及
导电层。
2.根据权利要求1所述的制作方法，其特征在于，所述条状光刻胶设置于沟
槽外，沿垂直沟槽方向不连续。
3.根据权利要求1所述的制作方法，其特征在于，所述条状光刻胶沿垂直沟
槽方向连续；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化
层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧
壁的导电层包括：
各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二

\t介电层、第三介电层及导电层；
利用光刻、刻蚀工艺去除非图案化区域的沟槽底部的第三介电层及导
电层，并保留非图案化区域附着在沟槽侧壁的导电层。
4.根据权利要求1所述的制作方法，其特征在于，所述条状光刻胶沿垂直沟
槽方向连续；各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化
层、第二介电层、第三介电层及导电层，保留非图案化区域附着在沟槽侧
壁的导电层包括：
各向异性干法刻蚀去除该条状光刻胶之外区域的有机平坦化层、第二
介电层、第三介电层及导电层；
利用灰化工艺去除有机平坦化层，接着进行回蚀，以去除非图案化区
域的沟槽底部的第三介电层及导电层，并保留非图案化区域附着在沟槽侧
壁的导电层。
5.根据权利要求3所述的制作方法，其特征在于，各向异性干法刻蚀去除该
条状光刻胶之外区域的有机平坦...

【专利技术属性】
技术研发人员：王冬江，王新鹏，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31