一种基准电压生成电路制造技术

本发明专利技术提供了一种基准电压生成电路，属于半导体集成电路技术领域。该电路包括：耗尽型NMOS晶体管N1和增强型NMOS晶体管N2；耗尽型NMOS晶体管N1的漏极接电源，栅极和源极接输出端VREF；增强型NMOS晶体管N2的源极接地，栅极和漏极接输出端VREF。本发明专利技术的基准电压生成电路通过一个耗尽型晶体管和一个增强型晶体管就得以实现。相比于传统的基准电压生成电路，具有结构简单、面积小、功耗低的优点。

A reference voltage generating circuit

The invention provides a reference voltage generation circuit, belonging to the technical field of semiconductor integrated circuits. The circuit includes a depletion type NMOS transistor N1 and enhanced NMOS transistor N2; drain power depletion NMOS transistor N1, a gate and a source connected to the output end VREF; enhanced NMOS transistor N2 grounded source, gate and drain is connected with the output end of the VREF. The reference voltage generation circuit of the present invention is realized by means of a depletion type transistor and an enhancement type transistor. Compared with the traditional voltage reference circuit, it has the advantages of simple structure, small area and low power consumption.

【技术实现步骤摘要】
一种基准电压生成电路
本专利技术属于半导体集成电路
，具体涉及一种基准电压生成电路。
技术介绍
在许多电子系统中，需要独立于时间变化、温度变化以及工艺变化的精确的模拟基准电压。例如，模数转换器通常需要模拟基准电压。传统的基准电压生成电路如图1所示，由第一三极管Q1、第二三极管Q2和第一电阻R1、第二电阻R2、第三电阻R3以及一个高增益的误差放大器AMP1组成。其中第一三极管Q1的个数是第二三极管Q2的N倍。第一三极管Q1和第二三极管Q2的基极和集电极都接地；第二三极管Q2的发射极接误差放大器AMP1的正输入端；第一三极管Q1的发射极通过第三电阻R3接到误差放大器AMP1的负输入端；第一电阻R1两端分别接到误差放大器AMP1的负输入端和输出端；第二电阻R2两端分别接到误差放大器AMP1的正输入端和输出端。这种传统的基准电压生成电路具有结构复杂、功耗大的缺点。
技术实现思路
为解决现有基准电压生成电路结构复杂且功耗大的技术问题，本专利技术提供了一种结构简单的基准电压生成电路。一种基准电压生成电路，包括：耗尽型NMOS晶体管N1和增强型NMOS晶体管N2；耗尽型NMOS晶体管N1的漏极接本文档来自技高网...

【技术保护点】
一种基准电压生成电路，其特征在于，包括：耗尽型NMOS晶体管N1和增强型NMOS晶体管N2；耗尽型NMOS晶体管N1的漏极接电源，栅极和源极接输出端VREF；增强型NMOS晶体管N2的源极接地，栅极和漏极接输出端VREF。

【技术特征摘要】
1.一种基准电压生成电路，其特征在于，包括：耗尽型NMOS晶体管N1和增强型NMOS晶体管N2；耗尽型NMOS晶...

【专利技术属性】
技术研发人员：谭小英，其他发明人请求不公开姓名，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43