时钟数据恢复电路、包括其的集成电路和时钟数据恢复方法技术

一种时钟数据恢复电路可以包括：相位比较单元，适用于将输入数据与多相位时钟的相位相比较，以及适用于产生与比较结果相对应的上/下信号；滤波单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于当发生上溢时，将下阈值设置为用于上/下信号的计数的初始值，或者当发生下溢时，将上阈值设置为用于上/下信号的计数的初始值，以及适用于产生与下溢和上溢中的一个相对应的控制码；以及相位旋转单元，适用于响应于从滤波单元输出的控制码来调节多相位时钟的相位。

Clock data recovery circuit, integrated circuit including the same, and clock data recovery method

A clock and data recovery circuit includes: a phase comparison unit, the phase applies to input data and multi phase clock is compared, and suitable for producing comparison results with the corresponding upper / lower signal; filtering unit for threshold and threshold based on the upper / lower signal count, suitable for when the overflow, the threshold for the signal / count initial value, or when the underflow, the threshold for the signal / count initial value, and is suitable for the production and the underflow and overflow in a corresponding control code and phase rotation; unit for phase in response to a control from the code filtering unit to adjust the output of multi phase clock.

【技术实现步骤摘要】
时钟数据恢复电路、包括其的集成电路和时钟数据恢复方法相关申请的交叉引用本申请要求2016年2月15日提交给韩国知识产权局的申请号为10-2016-0017027的韩国专利申请的优先权，通过引用其整体合并于此。
示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种时钟数据恢复(CDR)电路。
技术介绍
一般而言，经由少量的数据总线执行串行数据通信的系统使用时钟数据恢复方法。时钟数据恢复方法从串行数据产生要成为参考的时钟信号，并使用产生的时钟信号作为选通信号来接收数据。因此，一般地，发送器可以发送具有与时钟信号相关的信息的数据，且接收器中可以包括时钟数据恢复(CDR)电路，其用于从数据产生时钟信号，且与产生的时钟信号同步地接收从发送器发送来的数据。通常，为了最小化因噪声或抖动造成的信号失真和增大数据的有效窗口，接收器的CDR电路将从输入的时钟信号数据产生的时钟信号的相位与输入数据的转变时间相比较，并调节时钟信号的相位。图1是说明现有的CDR电路10的框图。参见图1，CDR电路10包括采样器12、相位检测器14、数字环路滤波器(DLF)16和相位旋转器18。采样器12使用从相位旋转器18提供的多相位时钟R_CLK<0:15>来对输入数据DIN采样，并输出相位移位信息。另外，采样器12根据多相位时钟R_CLK<0:15>对输入数据DIN采样，并产生输出数据DOUT。相位检测器14接收从采样器12输出的相位移位信息，并输出与发生数据转变的时段相对应的上/下信号UP/DN。DLF16可以用滤波电路来实现，且接收从相位检测器14输出的上/下信号UP/DN，并且输出用于控制相位旋转器18的操作的控制码CTRL<0:m>。相位旋转器18从诸如锁相环(PLL)的时钟发生器(未示出)接收时钟CLK<0:15>，产生多相位时钟R_CLK<0:15>，以及响应于从DLF16输出的控制码CTRL<0:m>来调节多相位时钟R_CLK<0:15>的相位。如上所述，CDR电路10接收输入数据DIN，并使用多相位时钟R_CLK<0:15>(具有根据输入数据DIN的相位来调节的相位)将输出数据DOUT输出。在CDR电路10中，DLF16执行数字滤波所需要的若干周期的延迟时间被称为环路时延(looplatency)。由于这种环路时延，极限环(limit-cycle)现象(即，最速误差(bang-bangerror))加重，且CDR电路10的抖动相应地增加。在DLF16中，为了减少极限环现象，只有当收集到若干上/下信号UP/DN且它们的数量变成预定的数量或更多时，才提供控制码CTRL<0:m>到相位旋转器18。换言之，DLF16对上/下信号UP/DN进行计数，且只有在发生下溢或上溢时才提供控制码CTRL<0:m>。之后，DLF16将设置在DLF中的计数器初始化，然后对下一上/下信号UP/DN计数。然而，在设置于DLF16中的计数器已被初始化的状态下，当CDR电路10的多相位时钟R_CLK<0:15>的相位由于从输入数据DIN产生的噪声或从相位旋转器18本身产生的随机噪声而波动时，要消耗许多个周期来恢复相位，因而需要许多操作时间。
技术实现思路
各个实施例针对一种时钟数据恢复(CDR)电路、包括它的集成电路和CDR方法，在出现噪声时，所述CDR电路能利用下阈值和上阈值将设置在数字环路滤波器中的计数器初始化，来快速恢复到其原始状态。此外，各个实施例针对一种CDR电路、包括其的集成电路和CDR方法，尽管使用具有与现有电路的深度的1/2深度的计数器，但是所述CDR电路仍能实现与现有电路相同的CDR带宽(BW)。在一个实施例中，一种时钟数据恢复电路可以包括：相位比较单元，适用于将输入数据与多相位时钟的相位相比较，以及适用于产生与比较结果相对应的上/下信号；滤波单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于当发生上溢时，将下阈值设置为用于上/下信号的计数的初始值，或者当发生下溢时，将上阈值设置为用于上/下信号的计数的初始值，以及适用于产生与下溢和上溢中的一个相对应的控制码；以及相位旋转单元，适用于响应于从滤波单元输出的控制码来调节多相位时钟的相位。在一个实施例中，一种集成电路可以包括：上/下信号发生单元，适用于将参考信号和反馈信号相比较以及适用于产生包括相位移位信息的上/下信号；下溢/上溢预测单元，适用于基于上/下信号与和信号来预测下溢/上溢，以及适用于产生控制码，以及适用于在发生上溢时，输出用于选择下阈值的选择信号，以及适用于在发生下溢时，输出用于选择上阈值的选择信号；计数单元，适用于基于上阈值和下阈值来对上/下信号进行计数，以及适用于输出和信号，以及适用于在发生下溢或上溢时，响应于选择信号来设置和信号的初始值；以及反馈单元，适用于响应于控制码来产生反馈信号。在一个实施例中，一种时钟数据恢复方法可以包括：将输入数据与多相位时钟的相位进行比较并且产生与比较结果相对应的上/下信号；基于上阈值和下阈值来对上/下信号进行计数并且输出和信号；基于上/下信号与和信号来预测下溢/上溢且产生控制码；以及响应于控制码调节多相位时钟，其中，当发生上溢时，将下阈值设置为和信号的初始值，以及当发生下溢时，将上阈值设置为和信号的初始值。当指示上状态的上/下信号在和信号已经达到上阈值的状态下被输入时，指示发生上溢的控制码可以产生，且下阈值可以被设置为和信号的初始值。当指示下状态的上/下信号在和信号已经达到下阈值的状态下被输入时，指示发生下溢的控制码可以产生，且上阈值可以被设置为和信号的初始值。比较输入数据和多相位时钟的相位以及产生与相位移位信息相对应的上/下信号可以包括：使用多相位时钟来对输入数据进行采样并输出相位移位信息；以及接收相位移位信息并产生与发生数据转变的时段相对应的上/下信号。在一个实施例中，一种时钟数据恢复电路可以包括：数据转变检测单元，适用于接收输入数据，基于多相位时钟来检测输入数据的转变，以及产生指示输入数据的转变的转变信息；数字单元，适用于对转变信息进行计数，以及产生上溢信息和下溢信息中的一个信息，上溢信息指示与转变信息被计数到上阈值相对应的上溢，而下溢信息指示与转变信息被计数到下阈值相对应的下溢；以及相位调节单元，适用于基于上溢信息和下溢信息中的所述一个信息来调节多相位时钟的相位，以用于控制与输入数据相对应的输出数据的时序，其中，数字单元被配置成在发生上溢时，将下阈值设置为用于计数的初始值，以及在发生下溢时，将上阈值设置为用于计数的初始值。附图说明图1是说明常规时钟数据恢复(CDR)电路的框图。图2是说明根据本专利技术的一个实施例的数字环路滤波器(DLF)的电路图。图3是说明图2所示的数字环路滤波器(DLF)的算法的流程图。图4是说明根据本专利技术的一个实施例的相位旋转单元的框图。图5A和图5B分别是说明现有的数字环路滤波器(DLF)和根据本专利技术的一个实施例的本专利技术的DLF在第一条件下的操作的波形图。图6A和图6B分别是说明现有的DLF和本专利技术的DLF在第二条件下的操作的波形图。图7A和图7B分别是说明现有本文档来自技高网...

【技术保护点】
一种时钟数据恢复电路包括：相位比较单元，适用于将输入数据与多相位时钟的相位相比较，以及适用于产生与比较结果相对应的上/下信号；滤波单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于当发生上溢时，将下阈值设置为用于上/下信号的计数的初始值，或者当发生下溢时，将上阈值设置为用于上/下信号的计数的初始值，以及适用于产生与下溢和上溢中的一个相对应的控制码；以及相位旋转单元，适用于响应于从滤波单元输出的控制码来调节多相位时钟的相位。

【技术特征摘要】
2016.02.15 KR 10-2016-00170271.一种时钟数据恢复电路包括：相位比较单元，适用于将输入数据与多相位时钟的相位相比较，以及适用于产生与比较结果相对应的上/下信号；滤波单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于当发生上溢时，将下阈值设置为用于上/下信号的计数的初始值，或者当发生下溢时，将上阈值设置为用于上/下信号的计数的初始值，以及适用于产生与下溢和上溢中的一个相对应的控制码；以及相位旋转单元，适用于响应于从滤波单元输出的控制码来调节多相位时钟的相位。2.根据权利要求1所述的时钟数据恢复电路，其中，滤波单元包括：预测单元，适用于基于上/下信号与和信号来预测下溢/上溢，适用于产生指示发生下溢和上溢中的一个的环路输出信号，适用于在发生上溢时输出用于选择下阈值的选择信号，以及适用于在发生下溢时输出用于选择上阈值的选择信号；计数单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于输出和信号，以及适用于在发生下溢或上溢时响应于选择信号来设置和信号的初始值；以及控制码发生单元，适用于基于环路输出信号来输出控制码。3.根据权利要求2所述的时钟数据恢复电路，其中，当指示上状态的上/下信号在和信号已经达到上阈值的状态下被输入时，预测单元产生指示发生上溢的环路输出信号，以及输出用于选择下阈值的选择信号。4.根据权利要求2所述的时钟数据恢复电路，其中，当指示下状态的上/下信号在和信号已经达到下阈值的状态下被输入时，预测单元产生指示发生下溢的环路输出信号，以及输出用于选择上阈值的选择信号。5.根据权利要求2所述的时钟数据恢复电路，其中，计数单元包括：加法器，适用于将上/下信号与和信号相加以及输出初级和信号；多路复用器，适用于响应于选择信号来选择和输出初级和信号、下阈值和上阈值中的一个；以及多个触发器，适用于与数字操作时钟同步地锁存多路复用器的输出信号以及输出和信号。6.根据权利要求2所述的时钟数据恢复电路，其中，控制码发生单元包括：累加器，适用于与数字操作时钟同步地将环路输出信号累加和相加，以及输出累加信号；解码器，适用于将累加信号解码以及适用于产生解码信号；以及输出单元，适用于将解码信号与数字操作时钟同步以及适用于输出控制码。7.根据权利要求1所述的时钟数据恢复电路，其中，相位旋转单元包括：时钟选择器，适用于响应于控制码的一些比特来选择多个输入时钟之中的两个时钟，以及适用于输出这两个时钟作为第一选中时钟和第二选中时钟；以及相位插值器，适用于响应于控制码的其他比特来将第一选中时钟和第二选中时钟混合以及适用于产生多相位时钟。8.根据权利要求1所述的时钟数据恢复电路，其中，相位比较单元包括：采样器，适用于使用多相位时钟来对输入数据进行采样，以及适用于输出相位移位信息；以及相位检测器，适用于接收相位移位信息以及适用于产生与发生数据转变的时段相对应的上/下信号。9.一种集成电路包括：上/下信号发生单元，...

【专利技术属性】
技术研发人员：申宇烈，朴明宰，金圭荣，池汉圭，李圣恩，金敬勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR