非易失性存储装置制造方法及图纸

本发明专利技术的非易失性存储装置包括：多条位线；多条字线；存储单元阵列，其具有多个存储单元，各个所述存储单元包括非易失性存储元件，并且多个所述存储单元分别被布置在所述多条位线与所述多条字线的多个交叉部处；基准电压生成电路，其生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，其在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，其根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电压。

【技术实现步骤摘要】
【国外来华专利技术】非易失性存储装置
本专利技术涉及非易失性存储装置，在该非易失性存储装置中，以阵列排列的方式布置有包括非易失性存储元件的存储单元。
技术介绍
作为非易失性存储器，已知的有ReRAM(ResistiveRandomAccessMemory；电阻变化型随机存取存储器)、CBRAM(ConductionBridgeRandomAccessMemory；导电桥型随机存取存储器)、PCRAM(Phase-ChangeRandomAccessMemory；相变型随机存取存储器)、MRAM(MagnetoresistiveRandomAccessMemory；磁阻型随机存取存储器)、STTRAM(SpinTransferTorqueRandomAccessMemory；自旋转移力矩型随机存取存储器)以及任何其他类型的RAM。在ReRAM中，根据电阻状态的变化来存储数据的电阻变化型元件已经被用作非易失性存储元件(例如，参见专利文献1)。此外，作为使用上述非易失性存储器的存储单元的构造，已知的有1R(1个电阻器)型和1D1R(1个二极管和1个电阻器)型。已知一种交叉点型存储装置：在该交叉点型存储装置中，本文档来自技高网...

【技术保护点】
一种非易失性存储装置，其包括：多条位线；多条字线；存储单元阵列，所述存储单元阵列具有多个存储单元，各所述存储单元包括非易失性存储元件，并且所述多个存储单元中的各者被布置在所述多条位线与所述多条字线的多个交叉部中的各交叉部处；基准电压生成电路，所述基准电压生成电路生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，所述读出电路在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，所述地址补偿电路根据所述多个存储单元之中的将要在所述读出电路中被...

【技术特征摘要】
【国外来华专利技术】2014.10.30 JP 2014-2209791.一种非易失性存储装置，其包括：多条位线；多条字线；存储单元阵列，所述存储单元阵列具有多个存储单元，各所述存储单元包括非易失性存储元件，并且所述多个存储单元中的各者被布置在所述多条位线与所述多条字线的多个交叉部中的各交叉部处；基准电压生成电路，所述基准电压生成电路生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，所述读出电路在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，所述地址补偿电路根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电压。2.根据权利要求1所述的非易失性存储装置，其中，所述地址补偿电路包括梯形电阻器电路，所述梯形电阻器电路具有与所述多条位线的数量和所述多条字线的数量相对应的多个伪电阻器。3.根据权利要求1所述的非易失性存储装置，其还包括：电压检测电路，所述电压检测电路检测由流经所述多条位线和所述多条字线的泄漏电流造成的电压降；以及泄漏补偿电路，所述泄漏补偿电路在来自所述电压检测电路的检测结果的基础上校正所述读出基准电压。4.根据权利要求3所述的非易失性存储装置，其中，所述电压检测电路具有位线电压检测电路和字线电压检测电路，所述位线电压检测电路检测所述多条位线中的各条位线的在相对于所述读出电路的远端处的位线电压，并且所述字线电压检测电路检测所述多条字线中的各条字线的在相对于所述读出电路的远端处的字线电压。5.根据权利要求1所述的非易失性存储装置，其还包括电压限制器电路，所述电...

【专利技术属性】
技术研发人员：森阳太郎，北川真，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP