屏蔽栅沟槽功率器件及其制造方法技术

本发明专利技术公开了一种屏蔽栅沟槽功率器件，栅极结构的多晶硅栅形成于深沟槽顶部侧面，两侧的多晶硅栅之间形成有第二介质层且该第二介质层深入到多晶硅栅的底部，源极多晶硅形成于第二介质层的底部并会和多晶硅栅的底部部分侧面交叠，在源极多晶硅和深沟槽的侧面和底部表面之间隔离有底部介质层。源极多晶硅和多晶硅栅之间的隔离主要由第二介质层实现，能减少源极多晶硅和多晶硅栅之间的寄生电容。本发明专利技术还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明专利技术能降低器件的栅源寄生电容，改善器件的输入电容并提高器件的性能。

【技术实现步骤摘要】
屏蔽栅沟槽功率器件及其制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(ShieldGateTrench，SGT)沟槽功率器件；本专利技术还涉及一种屏蔽栅沟槽功率器件的制造方法。
技术介绍
如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的深沟槽分离侧栅结构，包括如下步骤：步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。步骤二、如图1C所示，在深沟槽103的侧面和底部表面形成氧化层104。步骤三、如图1D所示，在所述深沟槽103中填充源极多晶硅105，该源极多晶硅105即为源极多晶硅，源极多晶硅105一般和源极相连，用于形成屏蔽栅。步骤四、如图1E所示，对源极多晶硅105进行回刻，该回刻将深沟槽103外的源极多晶硅105都去除，深沟槽1本文档来自技高网...

【技术保护点】
一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层；在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度；源极多晶硅填充在所述底部沟槽中并延伸到所述顶部沟槽中,延伸到所述顶部沟槽中的所述源极多晶硅和所述多晶硅栅之间侧面相交叠并隔离有多晶硅间介质层；第二介质层完全填充在所述源极多晶硅顶...

【技术特征摘要】
1.一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层；在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度；源极多晶硅填充在所述底部沟槽中并延伸到所述顶部沟槽中,延伸到所述顶部沟槽中的所述源极多晶硅和所述多晶硅栅之间侧面相交叠并隔离有多晶硅间介质层；第二介质层完全填充在所述源极多晶硅顶部的所述顶部沟槽中，所述源极多晶硅以及所述多晶硅栅之间隔离的介质包括所述第二介质层和所述多晶硅间介质层，通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述顶部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的交叠面积越小、所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。2.如权利要求1所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；在所述阱区表面形成有第一导电类型重掺杂的源区；在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源极多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触；漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。3.如权利要求2所述的屏蔽栅沟槽功率器件，其特征在于：所述底部介质层为氧化层，所述第二介质层为氧化层，所述栅介质层为氧化层。4.如权利要求3所述的屏蔽栅沟槽功率器件，其特征在于：所述第二介质层由所述层间膜组成。5.如权利要求2所述的屏蔽栅沟槽功率器件，其特征在于：在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。6.如权利要求2所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。7.如权利要求1至6中任一权利要求所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为硅衬底。8.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，栅极结构采用如下步骤形成：步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽；步骤二、在所述深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述深沟槽完全填充；步骤三、进行多晶硅淀积形成第一多晶硅层将形成有所述底部介质层的所述深沟槽完全填充；步骤四、进行多晶硅回刻，由回刻后的所述第一多晶硅层组成源极多晶硅；所述源极多晶硅位于所述深沟槽的底部并通过所述底部介质层和所述深沟槽表面隔离；步骤五、以所述源极多晶硅为掩模对所述...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31