半导体器件制备方法技术

本发明专利技术提供一种半导体器件制备方法，利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异，蚀刻去除栅极底部结构形成悬空于半导体衬底上方的沟道，形成全包围的栅极结构，在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题，提高了半导体器件的性能。

【技术实现步骤摘要】
半导体器件制备方法
本专利技术涉及半导体工艺领域，特别涉及一种半导体器件制备方法。
技术介绍
随着集成电路的发展，器件尺寸越来越小，集成度越来越高，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。目前鳍式场效应管在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchanneleffect)的特殊效用，正是半导体业界所追求的非平面技术之一。在这种结构中，由于半导体器件的沟道被栅极包围，所以半导体器件漏场的影响也被消除，有效抑制了半导体器件的漏电及穿通问题。由于全包围栅极悬空于底部半导体衬底之上，因此全包围栅极器件的制造工艺较为复杂。
技术实现思路
本专利技术提出了一种半导体器件制备方法，用于制作具有全包围栅极的半导体器件，从而解决上述问题。为达到上述目的，本专利技术提供一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，包括以下步骤：步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半本文档来自技高网...

【技术保护点】
一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，其特征在于，包括以下步骤：步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区，所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层；步骤二：对步骤一所述的结构进行氧化物层沉积，直至将所述半导体衬底覆盖，使得所述氧化物层上表面与所述掩膜层上表面齐平，去除部分所述氧化物层，被去除的氧化物层的深度大于所述掩膜层的高度；步骤三：对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长，所述掺杂外延层向所述鳍形沟道区两侧水平向生长，接着将所述掩膜层去...

【技术特征摘要】
1.一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，其特征在于，包括以下步骤：步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区，所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层；步骤二：对步骤一所述的结构进行氧化物层沉积，直至将所述半导体衬底覆盖，使得所述氧化物层上表面与所述掩膜层上表面齐平，去除部分所述氧化物层，被去除的氧化物层的深度大于所述掩膜层的高度；步骤三：对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长，所述掺杂外延层向所述鳍形沟道区两侧水平向生长，接着将所述掩膜层去除，继续去除部分所述氧化物层，被去除的氧化物层的深度小于所述掺杂外延层与半导体衬底之间的高度；步骤四：刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区，直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平，对所述掺杂外延层沉积导电材料层形成全包围栅极。2.如权利要求1所述的半导体器件制备方法，其特征在于，所...

【专利技术属性】
技术研发人员：黄秋铭，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31