引线架及其制造方法、半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，其具有引线架、安装在所述引线架上的半导体芯片、及对所述引线架和所述半导体芯片进行覆盖的密封树脂。在所述引线架的被所述密封树脂覆盖的被覆区域形成凹凸部。所述凹凸部的凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形或者是各顶点与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形。在表面积为So的平坦面上形成凹凸部且该凹凸部的表面积为S的情况下的So和S的比率S/So为1.7以上。

【技术实现步骤摘要】
引线架及其制造方法、半导体装置
本专利技术涉及一种引线架及其制造方法、半导体装置。
技术介绍
在引线架上安装半导体芯片并由树脂进行密封的半导体装置是众所周知的。在这样的半导体装置中，工作时的发热会导致反复地发生膨胀和/或收缩，所以引线架和树脂的界面可能会发生剥离。因此，为了提高引线架和树脂的密着性，有时会在引线架的表面形成凹凸部(bumpportion)。例如，通过对引线架表面进行化学处理就可形成这样的凹凸部。专利文献1:(日本)特开2004－349497号公报
技术实现思路
然而，在通过对引线架表面进行化学处理以形成凹凸部的方法中，由于凹凸部比较微细，不能充分地扩大表面积，所以存在着难以获得所期待的密着性的情况。另外，例如还存在着对由铜所构成的引线架的表面进行化学处理以形成凹凸部，并在该凹凸部上再形成镀银膜的情况，但此时也存在着微细的凹凸部会被镀银膜所填埋，导致出现表面积比形成镀银膜之前还减少了的情况。在此情况下也不能获得所期待的密着性。本专利技术是鉴于上述问题而提出的，其课题为提供一种半导体装置，其引线架表面所形成的凹凸部的表面积大于以往，据此可提高与树脂之间的密着性。本半导体装置具本文档来自技高网...

【技术保护点】
一种半导体装置，包括：引线架；半导体芯片，安装在所述引线架上；和密封树脂，覆盖所述引线架和所述半导体芯片，其中，在所述引线架的被所述密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部，其中，所述多个凹部中的每个凹部的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。

【技术特征摘要】
2015.10.16 JP 2015-2050271.一种半导体装置，包括：引线架；半导体芯片，安装在所述引线架上；和密封树脂，覆盖所述引线架和所述半导体芯片，其中，在所述引线架的被所述密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部，其中，所述多个凹部中的每个凹部的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。2.如权利要求1所述的半导体装置，其中：所述引线架的从所述密封树脂露出的部分为平坦面。3.如权利要求1所述的半导体装置，还包括：金属线，连接所述引线架和所述半导体芯片，其中，在所述引线架的与所述金属线连接的部分形成所述凹凸部。4.如权利要求1所述的半导体装置，还包括：镀膜，形成在所述引线架的所述凹凸部上，其中，形成有所述镀膜的所述凹凸部的所述比率S/So为1.7以上。5.如权利要求1所述的半导体装置，还包括：连接端子，对所述引线架和所述半导体芯片进行连接，其中，所述凹凸部形成在所述引线架的与所述连接端子连接的连接区域。6.一种引线架，包括：被覆部分，由密封树脂覆盖，其中，在所述被覆部分形成包括多个凹部的凹凸部，其...

【专利技术属性】
技术研发人员：林真太郎，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：日本,JP