一种ADC动态测试系统技术方案

本实用新型专利技术提供了一种ADC动态测试系统，包括ADC装置、测试控制装置、SRAM存储装置；ADC装置接收模拟测试信号，根据预设的采样频率采样得到待测试数据，将待测试数据发送至测试控制装置；测试控制装置接收待测试数据并进行测试，将得到的测试结果数据进行转换得到转换数据，将转换数据发送至SRAM存储装置，并发送控制指令至SRAM存储装置；SRAM存储装置接收转换数据并存储，根据控制指令将存储的转换数据发送至测试控制装置。本实用新型专利技术解决了现有ADC测试中采集速度过快，导致分析数据费时费力、丢数据、数据实时存储困难的问题和管脚多的问题。

【技术实现步骤摘要】
一种ADC动态测试系统
本技术涉及ADC动态性能测试控制领域，尤指一种ADC动态测试系统。
技术介绍
随着工、农业的发展，多路数据采集势必将得到越来越多的应用，为适应这一趋势，作这方面的研究就显得十分重要。总之，不论在哪个应用领域中，数据采集与处理将直接影响工作效率和所取得的经济效益。数据采集系统，从严格的意义上来说，应该是用计算机控制的多路数据自动检测或巡回检测，并且能够对数据实行存储、处理、分析计算以及从检测的数据中提取可用的信息，供显示、记录、打印或描绘的系统。在数据采集系统中，ADC(Analog-to-DigitalConverter)即模拟/数字转换器是模拟量与数字量接口的关键部件。现实世界中的信号，如温度、声音、无线电波、或者图像等，都是模拟信号，需要转换成容易储存、进行编码、压缩、或滤波等处理的数字形式，模拟/数字转换器正是为此而诞生，发挥出不可替代的作用。目前，随着数字处理技术的飞速发展，在通讯、消费电器、工业与医疗仪器以及军工产品中，对高速ADC的需求越来越多。高速ADC的动态测试是进行ADC研究、新产品试制和开发，以及ADC生产与应用中不可缺少的一个重要手段。ADC的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ADC的性能测试变得十分重要。高速、高精度、低功耗、多通道是ADC未来的发展趋势。对于高速ADC来说，其动态特性格外重要，动态特性包括很多，如信噪比(SNR)、信噪谐波比(SINAD)、有效位数(ENOB)、总谐波失真(THD)等。因而精确地测试ADC的动态指标成为非常有意义的工作。对于实时信号处理机而言，ADC模块单元的大动态范围、高信噪比等显得尤为重要，这些性能将直接影响到后续的信号处理和检测。因此利用实时信号处理机本身的硬件平台，通过软件编程来实现对ADC的测试是一种高效、高精度的方法。在现有技术中，目前ADC测试的方法主要分为静态测试和动态测试两种。其中静态测试可以利用主机和DAC(数字模拟转换器)配合ADC单次转换来保证测试中的每个LSB的变化。其中动态测试目前基本都是利用函数信号发生器来产生正弦波，通过ADC采集正弦波的值进行测试，采用是用逻辑分析仪进行数据抓取。但是在现有技术存在以下两个问题：1、ADC静态测试不能反映ADC的动态特性，而且随着ADC的采集速度越来越快，不能实时抓取采集的数据。2、ADC动态测试利用逻辑分析仪进行数据抓取，分析数据非常费时费力，很容易丢数据。3、高速ADC速度快导致数据实时存储困难，需要很多管脚的问题。因而，如何解决现有ADC测试中高速ADC速度快导致数据实时存储困难的问题和需要很多管脚的问题，是目前本领域技术人员亟待解决的技术问题。
技术实现思路
本技术的目的是提供一种ADC动态测试系统，实现解决现有ADC测试中高速ADC速度快导致数据实时存储困难的问题和需要很多管脚的问题。为了达到上述目的，本技术提供的技术方案如下：一种ADC动态测试系统包括：ADC装置、测试控制装置和SRAM存储装置；其中，所述ADC装置与测试控制装置通讯连接，接收模拟测试信号，根据预设的采样频率采样抓取所述模拟测试信号得到待测试数据，将所述待测试数据发送至所述测试控制装置；所述测试控制装置与所述SRAM存储装置通讯连接，接收所述ADC装置发送的所述待测试数据，对所述待测试数据进行测试得到测试结果数据，将所述测试结果数据进行转换得到转换数据，将所述转换数据发送至所述SRAM存储装置，并发送控制指令至所述SRAM存储装置；所述SRAM存储装置接收所述测试控制装置发送的所述转换数据，并存储所述转换数据，根据所述控制指令将存储的所述转换数据发送至所述测试控制装置。本技术利用MCU(MicroControllerUnit，中文名称为微控制单元)和SRAM(StaticRandomAccessMemory，即静态随机存取存储器，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据)可构成简便且准确的测试系统，在ADC电路的后端利用SRAM将输出的测试结果数据采集保存起来，能够实现ADC高速采集数据并同时实时存储数据的目的，又不需要很多管脚，可以很好的解决管脚少且进行高速ADC动态测试以及数据存储问题。进一步，所述ADC装置包括：采样器、转换器；所述采样器与所述转换器通讯连接，根据所述预设的采样频率对所述模拟测试信号进行抓取采样，将所述采样的模拟测试信号发送至所述转换器；所述转换器与所述测试控制装置通讯连接，接收所述采样器发送的所述采样的模拟测试信号，将所述采样的模拟测试信号进行转换得到所述待测试数据，将所述待测试数据进行特殊处理得到处理后的待测试数据，并将所述处理后的待测试数据发送至所述测试控制装置；其中，所述特殊处理是将所述待测试数据在数据的最高位和最低位处分别添加特殊字符。本技术利用采样器根据所述预设的采样频率，对所述模拟测试信号进行抓取采样，还利用转换器对所述待测试数据的最高位和最低位处分别添加特殊字符，比如数据头尾各加上AAXXXX55来判断采样数据的正确性。进一步，所述测试控制装置包括：测试器、控制器；所述测试器分别与所述转换器和控制器通讯连接，接收所述转换器发送的所述处理后的待测试数据，对所述处理后的待测试数据进行测试得到测试结果数据，发送所述测试结果数据至所述控制器；所述控制器与SRAM存储装置通讯连接，接收所述测试器发送的所述测试结果数据，对所述测试结果数据进行转换处理得到转换数据，发送所述转换数据至所述SRAM存储装置。本技术利用测试器对所述处理后的待测试数据进行测试得到测试结果数据，还利用控制器对测试结果数据进行转换处理得到转换数据，并发送所述至所述SRAM存储装置，达到边测试边储存的目的。进一步，所述SRAM存储装置包括：同步时钟、储存器；所述同步时钟与所述测试控制装置通讯连接，通过串行外设接口接收所述测试控制装置发送的所述转换数据，输入与预设的数据传输频率同源的时钟信号，预设读写时隙；所述储存器分别与所述同步时钟和所述测试控制装置通讯连接，通过数据接收端，同步接收所述测试控制装置发送的所述转换数据，将所述转换数据按照预设的读写时隙进行储存，并根据所述测试控制装置发送的所述控制指令将存储的所述转换数据发送至所述测试控制装置。本技术利用同步时钟输入与所述预设的数据传输频率同源的时钟信号，利用储存器同步接收储存转换数据，将大量的测试结果数据储存起来，以便以后再获取相关时间段的测试结果数据进行分析判断。进一步，所述储存器还包括：存储单元、封装单元；所述存储单元通过串行外设接口与所述测试控制装置通讯连接，接收所述测试控制装置发送的所述转换数据，并将所述转换数据按照预设的读写时隙进行储存；所述封装单元与所述存储单元通讯连接，将所述存储的转换数据根据时间先后顺序进行封装处理得到任意多个封装数据包，并将所述封装数据包发送至所述测试控制装置。本技术利用封装单元将存储的转换数据进行封装处理得到任意多个封装数据包，能够减少储存占用的地址空间，同时还能够根据采样时间分别封装不同采样时间的测试结果数据，以便以后再获取相关时间段的测试结果数据进行分析判断。进一步，所述的ADC动态测试系统，还包括：本文档来自技高网...

【技术保护点】
一种ADC动态测试系统，其特征在于，包括：ADC装置、测试控制装置和SRAM存储装置；其中，所述ADC装置与测试控制装置通讯连接，接收模拟测试信号，根据预设的采样频率采样抓取所述模拟测试信号得到待测试数据，将所述待测试数据发送至所述测试控制装置；所述测试控制装置与所述SRAM存储装置通讯连接，接收所述ADC装置发送的所述待测试数据，对所述待测试数据进行测试得到测试结果数据，将所述测试结果数据进行转换得到转换数据，将所述转换数据发送至所述SRAM存储装置，并发送控制指令至所述SRAM存储装置；所述SRAM存储装置接收所述测试控制装置发送的所述转换数据，并存储所述转换数据，根据所述控制指令将存储的所述转换数据发送至所述测试控制装置。

【技术特征摘要】
1.一种ADC动态测试系统，其特征在于，包括：ADC装置、测试控制装置和SRAM存储装置；其中，所述ADC装置与测试控制装置通讯连接，接收模拟测试信号，根据预设的采样频率采样抓取所述模拟测试信号得到待测试数据，将所述待测试数据发送至所述测试控制装置；所述测试控制装置与所述SRAM存储装置通讯连接，接收所述ADC装置发送的所述待测试数据，对所述待测试数据进行测试得到测试结果数据，将所述测试结果数据进行转换得到转换数据，将所述转换数据发送至所述SRAM存储装置，并发送控制指令至所述SRAM存储装置；所述SRAM存储装置接收所述测试控制装置发送的所述转换数据，并存储所述转换数据，根据所述控制指令将存储的所述转换数据发送至所述测试控制装置。2.根据权利要求1所述的ADC动态测试系统，其特征在于，所述ADC装置包括：采样器、转换器；所述采样器与所述转换器通讯连接，根据所述预设的采样频率对所述模拟测试信号进行抓取采样，将所述采样的模拟测试信号发送至所述转换器；所述转换器与所述测试控制装置通讯连接，接收所述采样器发送的所述采样的模拟测试信号，将所述采样的模拟测试信号进行转换得到所述待测试数据，将所述待测试数据进行特殊处理得到处理后的待测试数据，并将所述处理后的待测试数据发送至所述测试控制装置；其中，所述特殊处理是将所述待测试数据在数据的最高位和最低位处分别添加特殊字符。3.根据权利要求2所述的ADC动态测试系统，其特征在于，所述测试控制装置包括：测试器、控制器；所述测试器分别与所述转换器和控制器通讯连接，接收所述转换器发送的所述处理后的待测试数据，对所述处理后的待测试数据进行测试得到测试结果数据，发送所述测试结果数据至所述控制器；所述控制器与SRAM存储装置通讯连接，接收所述测试器发送的所述测试结果数据，对所述测试结果数据进行转换处理得到转换数据，发送所述转换数据至所述SRAM存储装置。4.根据权利要求1所述的ADC动态测试系统，其特征在于，所述SRAM存储装置包括：同步时钟、储存器；所述同步时钟与所述测试控制装置通讯连接，通过串行外设接口接收所述测试控制装置发送的所述转换数据，输入与预设的数据传输频率同源的时钟信号，预设读写时隙；所述储存器分别与所述同步时钟和所述测试控制装置通讯连接，通过数据接收端，同步接收所述测试控制装置发送的所述转换数据，将所述转换数据按照预设的读写时隙进行储存...

【专利技术属性】
技术研发人员：汪伟，吴忠洁，娄方超，蒋醒元，张波，
申请(专利权)人：上海灵动微电子股份有限公司，
类型：新型
国别省市：上海,31